基于FPGA的电子表决器电路的设计与实现

2015-12-18张超英

电子科技 2015年1期

杨东，张超英

(1.黄河科技学院嵌入式系统应用技术实验室，河南郑州 450063;2.漯河职业技术学院电气电子工程系，河南漯河 462002)

电子设计自动化(Electronic Design Automation，EDA)是以计算机为载体，在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作［1］。EDA技术的出现，大幅提高了电路设计的效率和可操作性，减轻了劳动强度。利用EDA工具，电子设计师可从概念、算法、协议等方面开始设计电子系统，大量工作可通过计算机完成，并可将电子产品从电路设计、性能分析到设计出PCB版图的整个过程都在计算机上自动处理完成［2］。基于EDA软件的FPGA开发已广泛应用于电子电路的设计与实现中，图1为基于EDA软件的FPGA开发流程［3］。

1 电子表决器电路

图1 基于EDA软件的FPGA开发流程

传统的电子表决器通过逻辑门电路实现、功能简单、不易扩展，表1是一种3人表决器的真值表，图2是由逻辑门组成的电路图［4］。

表1 3人表决器真值表

图2 3人表决器逻辑门电路

2 基于FPGA的电子表决器

2.1 8人表决器电路

结合VHDL语言在FPGA平台实现电子表决器电路设计，可减小系统面积，方便扩展升级［5］，以下程序是使用VHDL语言描述的8人表决电路。

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY vote IS

PORT(FF:IN STD_LOGIC_VECTOR(1 TO 8);—FF:一维数组FF用来表示8位表决者

CLK:IN BIT;

AA，QQ:OUT BIT);—AA:赞成人数。QQ:表决最终是否通过(‘1’为通过，‘0’为未通过)

END vote;

ARCHITECTURE behaver OF vote IS

SIGNAL A:BIT;

BEGIN

PROCESS(FF)

VARIABLE SUM:STD_LOGIC_VECTOR(4 DOWNTO 1);

VARIABLE Q:BIT;

BEGIN

SUM:=“0000”;

FOR N IN 1 TO 8 LOOP

SUM:=FF(N)+SUM;

END LOOP;

AA≤SUM;

IF(SUM ＞4)THEN Q:=‘1’;

ELSE Q:=‘0’;

END IF;

A≤Q;

END PROCESS;

PROCESS(CLK，A)—消除竞争与冒险

BEGIN

IF(CLK'EVENT AND CLK=‘1’)THEN QQ≤A;

END IF;

END PROCESS;

END behave;

2.2 10人表决器电路

通过8人表决电路表决通过时电路状态的观察和验证，使用VHDL语言在FPGA平台实现10人表决器电路设计［6］。在8人表决器编程基础上修改程序，实现10人表决器电路的设计。编程中完成参与表决的每个人均可选择赞成、放弃或弃权。同时，增加了控制键，可增加专人在进行表决过程中的控制，实现了表决的开始、结束和数据的锁存［7］。