一种超宽带雷达信号模拟器的设计

占　超，蔡新举，刘双青（.海军航空工程学院电子信息工程系，山东烟台26400；2. 9255部队，辽宁葫芦岛2500；. 94部队，辽宁东港800）



一种超宽带雷达信号模拟器的设计

占超1，2，蔡新举1，刘双青3
（1.海军航空工程学院电子信息工程系，山东烟台264001；2. 92515部队，辽宁葫芦岛125001；3. 91341部队，辽宁东港118300）

摘要：为满足雷达装备不断增长的保障需求，研制了一套便携式雷达装备检测系统，该检测系统的核心组成部分是超宽带雷达信号模拟器。模拟器采用低频段基带信号与高频段本振信号2次混频来模拟产生0.05~16 GHz范围内多种体制的雷达信号，最后完成了电路实现，经过信号测试各项指标均达到设计要求。

关键词：信号模拟器；直接数字频率合成；现场可编程门阵列

传统的维护保障体制已不能满足目前雷达装备的作战保障需求，为了解决装备维护与出勤率之间的矛盾，开发研制了一套便携式雷达装备检测设备，而雷达信号模拟器是整套检测系统的关键设备。该雷达信号模拟器可在0.5~16 GHz范围内模拟出多种主要雷达波形，具有较高的应用价值。

1　雷达信号波形分析

通常，雷达发射信号除了初始相位的参数不能确定外，其余参量均已知，雷达发射信号可表示为[1-2]：式（1）中：A()为雷达发射信号的波形调制信号或称包络信号；f0为载频；ϕ(t)为相位调制信号；ϕ0为初始相位。

当ϕ(t)≠0时，采用调频或调相体制，该项也可认为等于0。当ϕ(t)=0时，对非相参雷达而言，ϕ0是随机的；对相参雷达而言，ϕ0与基准信号相位保持严格的对应关系。

2　雷达信号模拟器系统设计

2.1设计指标

频率范围0.5~16 GHz；频率步进1MHz；杂散抑制≤-40 dBc；相位噪声≤-75 dBc/Hz@10kHz；谐波抑制≤-40 dBc；模拟信号的形式：普通脉冲雷达信号、连续波雷达信号、脉冲串雷达信号、频率捷变雷达信号、线性调频雷达信号等。

2.2方案的设计

1）系统总体框图。系统总体设计框图见图1。

图1　雷达信号模拟器总体设计方案Fig.1 Overall design scheme of radar signal simulator

雷达信号模拟器要求有0.5~16 GHz带宽、1 MHz频率分辨率和较低的相位噪声。综合多方面因素考虑，采用低频段的基带信号与高频段的本振信号进行多次混频来产生大带宽的雷达信号[5-6]。该系统可对相参与非相参雷达的工作状态进行检测。对相参雷达进行检测时，50 MHz的基准信号源从雷达内部引入，保证产生的雷达信号具有严格的相参性；同理，对非相参雷达信号进行检测时，基准信号源由50 MHz恒温晶振提供。

2）射频与微波信号产生单元。射频与微波信号产生单元主要包括基带信号单元、一级本振单元、二级宽带本振信号单元、混频器等。射频与微波信号产生单元可根据系统要求在0.5~16 GHz范围内产生所需频段的雷达信号；当需要输出高频段雷达信号时，基带信号单元产生800~900 MHz的基带信号，通过与一级、二级本振分别进行混频得到频段为1~4 GHz和4~16 GHz的2路雷达信号；当需要输出低频段雷达信号时，基带信号单元直接输出频段为0.5~1.0 GHz的一路雷达信号。其中，一级本振单元由DDS激励PLL电路构成，输出频率范围为1.1~3.1 GHz；二级宽带本振采用了National Instruments的Model FSL-0020信号源，输出频率范围为0.65~20 GHz。系统采用了2级本振信号源：一是可以通过混频产生不同频段的雷达信号；二是便于带通滤波器的设计，更好地滤除信号中的杂波，净化输出信号的频谱。

通过3个不同SPST的开闭，FPGA输出的脉冲调制信号可对频段0.5~1.0 GHz、1~4 GHz、4~16 GHz的三路信号进行脉冲调制，从而得到所需的脉冲调制雷达信号。射频与微波信号产生单元组成框图如图2所示。

图2　射频与微波信号单元组成框图Fig.2 Block diagram of radio frequencand microwave signal unit

3）一级本振单元。一级本振采用DDS激励PLL技术方案来产生频段为1.1~3.1 GHz的雷达信号。工作时，AD9910在FPGA的控制下产生85~100 MHz的雷达信号[7]，通过PLL进行倍频和滤波，最终得到频段为1.1~3.1 GHz的雷达信号。该信号与800~900 MHz基带信号在混频器中混频后可得到2~4 GHz的雷达信号。然后，通过与二级宽带本振单元进行混频输出频率范围为0.5~16 GHz的雷达信号。

当系统需要雷达信号的频率进行步进时，如果频率的步进长度很大，可以由一级本振单元来实现；频率的步进长度很小，可以由基带信号模块来实现。一级本振单元组成框图如图3所示。

图3　一级本振单元组成框图Fig.3 Block diagram of first vibration signal unit

一级本振单元电路设计中，PLL选择Hittite公司的HMC440QS16G芯片，最大输出频率为2.8 GHz[8]。由于PLL环路中VCO的输出频率为1.1~3.1 GHz，超出了PLL的最大工作频率范围，因而可以在分颇器前加入一个前置固定二分频器。这样，就将分频器的最高工作频率从3.1GHz降低到1.65 GHz，满足了PLL的工作条件[9]。

3　雷达信号波形的生成

1）普通连续波雷达信号的产生。普通连续波雷达信号的产生是由基带信号产生单元生成的，系统工作时，50 MHz的恒温晶振作为基带信号产生单元的参考时钟，为电路提供高精度、高稳定度的时钟频率。通过FPGA控制基带信号产生单元中的AD9910芯片可以输出低杂散、低相位噪声、高频率分辨率普通连续波雷达信号[10]。

2）频率捷变雷达信号的产生。频率捷变雷达信号是由基带信号产生单元和2级本振单元共同产生的，根据系统对频率捷变信号的要求可以调节输出信号的跳频点数、输出频率等参数。设计时，采用了并口控制模式，以同步脉冲为基准，来改变DDS的32位频率控制字（FTW）来产生脉间捷变信号。频率控制字由FPGA按M序列算法产生伪随机序列，产生2个AD9910的控制字，按基带优先模式对控制字进行分割。

3）普通脉冲和脉冲串雷达信号的产生。普通脉冲和脉冲串雷达信号是通过FPGA产生的脉冲调制信号对普通连续波雷达信号调制产生的。工作时，通过控制设置在普通连续波雷达信号输出通道上的SPST开关来达到对普通连续波雷达信号进行脉冲调制的目的。当SPST一直处于导通状态时，雷达信号模拟器输出普通连续波雷达信号；当SPST的控制信号是一个脉冲序列时，就会产生需要的脉冲宽度、脉冲重复频率均可变的脉冲雷达信号。

4）线性调频雷达信号的产生。线性调频信号由基带模块产生[11]，为减小信号的失真，在基带模块中将AD9910产生的线性调频信号的调频带宽一般控制在25~50 MHz范围内；再经过4倍频后得到调频带宽为100~200 MHz的线性调频信号；最后，通过多级混频，将线性调频信号的频率抬高到需要的频率上。

4　软件设计

系统的用户程序采用NI公司出品的LabWindows/CVI开发设计，CVI作为一种在自动测试与控制领域比较流行的软件平台，既能由开发人员使用C语言进行编程，又有丰富的界面设计、图形图像处理、仪器驱动方面的资源，本设备开发设计的程序运行界面如图4所示。当用户根据测试需要改变信号参数时，程序根据用户设定值，经过计算后变成控制码，通过写入外部端口的方式首先送到FPGA；再经FPGA进行逻辑转换后生成各单元（如DDS、PLL、数控衰减器等）所需的控制参数并对其进行控制以得到所需的雷达信号。

图4　程序运行界面Fig.4 Running interface of program

5　测试结果

1）连续波信号频谱的测量。对雷达信号模拟器输出的连续波信号进行了测量，频谱仪的扫频带宽设置为100 kHz，扫频时间设置为250 ms，测量结果如图所示。

结果显示，该雷达信号模拟器可在0.5~16 GHz范围内生成稳定的连续波雷达信号。

图5　连续波信号频谱的测量Fig.5 Spectrum measurement of continuous wave signal

2）相位噪声的测量。对雷达信号模拟器输出信号的相位噪声进行了测量，频谱仪的扫频带宽设置为100 kHz，测量结果如图6所示。

通过对雷达信号模拟器产生的连续波信号相位噪声进行测量，结果显示0.5~16 GHz的范围内信号的相位噪声≤-82.85dBc，完全满足系统的指标要求。

图6　相位噪声测试结果Fig.6 Measurement result of phase noise

6　结论

本文设计了频宽范围在0.5~16 GHz的雷达信号模拟器，该雷达信号模拟器输出的信号具有相位噪声低、杂散少、频率转换时间短、频带宽、性能稳定等优点，而且利用FPGA对电路的控制能很好地模拟出以相参雷达为代表的多种形式雷达信号，具有传统雷达模拟器无法比拟的优点。依照设计方案进行了电路实现，并完成了电路调试。测试表明该雷达信号模拟器完全满足系统设计的各项指标要求。

参考文献：

[1]刘国岁.随机信号雷达[M].北京：国防工业出版社，2005：92-195. LIU GUOSUI. Random signal radar[M]. Beijing：National Defense IndustrPress，2005：92-195.（in Chinese）

[2]陈伯孝.现代雷达系统分析与设计[M].西安：西安电子科技大学出版社，2012：116-122. CHEN BOIAO. Analsis and design of modern radar sstem[M].i’an：idian UniversitPress，2012：116-122.（in Chinese）

[3]张明友，汪学刚.雷达系统[M].北京：电子工业出版社，2011：266-269. ZHANG MINGOU，WANGUEGANG. Radar sstem [M]. Beijing：Publishing House of Electronics Industr，2011：266-269.（in Chinese）

[5]解冰一. S波段DDS激励PLL宽带频率合成器的研究[D].合肥：合肥工业大学，2012.IE BINGI. Research on DDS incentive PLL wideband frequencsnthesizer in the S band[D]. Hefei：Hefei Universitof Technolog，2012.（in Chinese）

[6]王贤铧.基于DDS的雷达信号模拟器设计[D].西安：西安电子科技大学，2011. WANGIANHUA. The design of radar signal simulator based on DDS[D].i’an：i’an Electronic and Science Universit，2011.（in Chinese）

[7]Analog Devices Inc. AD9910 datasheet[K]. Chelmsford：Hittite Microwave Corporation Inc.，2011.

[8]Hittite Microwave Corporation Inc. HMC440QS16G datasheet[K]. Chelmsford：Hittite Microwave Corporation Inc.，2009.

[9]张建斌.锁相与频率合成[M].北京：科学出版社，2011：21-22. ZHANG JIANBIN. PLL and frequencsnthesis[M]. Beijing：Science Press，2011：21-22.（in Chinese）

[10]杨杰，杨光，蒋国琼.基于DDS激励PLL宽带低杂散频率合成器[J].太赫兹科学与电子信息学报，2013，11 （5）：757-761.ANG JIE，ANG GUANG，JIANG GUOQIONG. Broadband low spurious frequencsnthesizer based on DDS ecited PLL[J]. Journal of Terahertz Science and Electronic Information，2013，11（5）：757-761.（in Chinese）

[11]LIM K，PARK C H，KIM D S，et al. A low-noise phaselocked loop design bloop bandwidth optimization[J]. IEEE Journal of Solid-State Circuits，2000，35（6）：802-810.

Design of An Ultra Wideband Radar Signal Simulator

ZHAN Chao1, 2, CAIin-ju1, LIU Shuang-qing3
（1. Department of Electronic and Information Engineering, NAAU,antai Shandong 264001, China; 2. The 92515thUnit of PLA, Huludao Liaoning 125001, China; 3. The 91341stUnit of PLA, Donggang Liaoning 118300, China）

Abstrraacctt:: In order to meet the needs of a certain tpe of radar equipment increased securitrequirements, a set of portable radar equipment detection sstem was developed, the ultra wideband radar signal simulator was the core of the detection sstem. The baseband signal of low frequencwas mied with the vibration signal of high frequencband twice to generate mankinds of radar signal simulation sstem in the range of 0.05~16GHz in the simulator. Finall, the circuit implementa⁃tion was completed. After signal test, the indicators of radar signal simulator reached the design requirements.

作者简介：占超（1980-），男，硕士。

基金项目：部委基础研究基金资助项目

收稿日期：2014-11-24；

DOI:10.7682/j.issn.1673-1522.2015.02.004

文章编号：1673-1522（2015）02-0116-04

文献标志码：A

中图分类号：TN955

修回日期：2015-01-04