一种基于LMS迭代的环路延时估计算法

谭超强+熊春林+魏急波

摘 要： 数字预失真技术是有效补偿射频功率放大器的非线性方案；然而，前向数据与反馈数据之间的延时估计是数字预失真系统的关键性问题，直接影响着非线性的补偿能力。在此基于滑动窗的相关运算，介绍一种整数倍的环路延时估计算法，同时基于LMS迭代逐个数据输入进行比较，提出了一种自适应小数倍的环路延时估计算法。最后对算法进行仿真验证，结果表明，经过整数倍的环路延时估计后，对于在[-Ts，Ts]范围内的残余的小数倍延时，该算法均表现出优异的估计性能。

关键词： 数字预失真； 环路延时估计； LMS迭代； 射频功率放大器

中图分类号： TN929.5?34 文献标识码： A 文章编号： 1004?373X（2015）20?0008?03

A loop delay estimation algorithm based on LMS iteration

TAN Chaoqiang， XIONG Chunlin， WEI Jibo

（School of Electronic Science and Engineering， National University of Defense Technology， Changsha 410073， China）

Abstract： DPD （digital pre?distortion） technology is a nonlinear scheme to effectively compensate the RF power amplifier， but the delay estimation between forward data and feedback data is the key of DPD system， which affects the nonlinear compensation capability directly. In this paper， the loop delay estimation algorithm of an integer multiple is introduced based on correlation operation of sliding window. At the same time， a loop delay estimation algorithm of adaptive fractional multiple is proposed according to the comparison of the data inputted one by one based on LMS iteration. The simulation results indicate that the algorithm has superior estimation performance of residual fractional multiple delay in the range of [-Ts，Ts] after the loop delay estimation of the integer multiple.

Keywords： digital pre?distortion； loop delay estimation； LMS iteration； radio frequency power amplifier

0 引 言

OFDM系统因其较强的抗多径衰落能力和较高的频带利用率而备受关注。与其他多载波调制技术一样，OFDM信号存在着峰值平均功率比PAPR（Peak to Average Power Ratio）较高的问题，致使其通过射频端的功率放大器时，容易因功放的非线性而产生带内失真和带外扩展[1]。在诸多功放的线性化技术中，数字预失真DPD（Digital Pre?Distortion）技术因其自适应能力强、补偿精度高、代价适中等优点，而具有广泛的应用价值。

为获取较好的非线性补偿性能，数字预失真一般采用自适应实时工作方式。这意味着，DPD是通过比较前馈序列和反馈序列的差异来不断调整的。因此，数字预失真在调整更新之前，需要准确地估计反馈环路中的数据延时并进行有效补偿。文献[2]提出一种基于快速傅里叶变换的延时估计算法，缺点是需要较大的数值计算量；文献[3]提出的基于传统的相关运算方案，但是其估计精度不足，因而不能有效适用于数字预失真系统；文献[4]的环路延时估计方案中包含DLL环路（Delay?Locked Loop），在硬件上需要额外的环路。本文基于LMS迭代逐个数据输入进行比较，提出一种自适应的环路延时估计算法，并对算法进行了仿真验证。

1 整数倍的环路延时估计

类似于文献[3?4]，以采样周期[Ts]为单位，环路延时估计可分为整数倍环路延时估计和小数倍环路延时估计两部分。

首先，进行整数倍的环路延时估计。当信号通过功率放大器时，会因为功放的非线性而造成信号的失真。但是对于实际应用中PA的工作环境，其AM?AM曲线基本是单调的，这使得PA的输入与输出序列在幅度上保持了增减性的一致[5]。因此，可以利用输入/输出序列幅度增减性进行相关运算来估计整数倍的环路延时。数字预失真基本框图如图1所示。

图1 数字预失真基本框图

图1中，前向输入序列[xn]与反馈路径序列[xfn]的幅度具有基本一致的增减性；则其基于滑动窗的相关运算可表示为：

[Rm=i=1LDxi-mDxfi] （1）

式中：[L]为滑动窗的大小；[D?]表示幅度差分运算，即：

[Dxn=signxn-xn-1] （2）

那么，整数倍的环路延时估计值为：

[τinteger=mmaxmRm] （3）

2 小数倍的环路延时估计

经过整数倍的环路延时估计后，考虑到PA非线性和反馈路径的噪声影响，残余的小数倍环路延时的范围需要考虑在[-Ts，Ts]情况，需要更加精确的估计[6]。其估计过程包含插值和迭代修正2个步骤。小数倍延时θ>0偏移时Farrow内插示意图如图2所示。

图2 小数倍延时[θ>0]偏移时Farrow内插示意图

使用4阶的Farrow结构的FIR滤波器对前向序列[xn]进行小数倍的延时[θ]移位后进行内插，得到重建序列[xin]：

[xin=i=-21aiθxn+i，θ>0] （4）

或者：

[xin=i=-21ai1+θx1+n+i，θ<0] （5）

式中[aiθ]为内插滤波器的系数，有：

[a1θ=αθ2-αθa0θ=-αθ2+α-1θ+1 a-1θ=-αθ2+α+1θ a-2θ=αθ2-αθ] （6）

式中参数[α]一般取0.5。将式（6）代入式（4），可得： [xin=αxn-2-xn-1-xn-xn+1θ2+ αxn-xn+1-xn-2-xn-1θ+ xn-1-xnθ+xn ] （7）

由于[xn-2-xn-1]与[xn-xn+1]是相邻数据变量的增量表达，并且增量变化非常小，因此可以认为：

[xn-2-xn-1≈xn-xn+1] （8）

因此，式（7）可以简化为：

[xin-xn=xn-1-xnθ] （9）

这样，逐个数据输入的LMS算法的迭代公式可以描述为：

[θk+1=θk+ β·xkin-xfn·xn-xn-1，θk>0-β·xkin-xfn·xn-xn+1，θk<0] （10）

式中：[k]表示迭代次数；[β]为LMS算法步长；[xkin]为第[k]次迭代过程中由内插滤波器得到的重建信号。

3 仿真结果与分析

首先进行的是整数倍环路延时估计仿真。相关运算的滑动窗口大小[L=96]。整数倍的延时滑动窗移位搜索范围[0Ts，40Ts]。

图3给出了整数倍的环路延时估计仿真结果。其中，实际设置的环路延时分别为[3.2Ts]，[7.9Ts]和[12.7Ts]，可以看到，估计出来的整数倍的延时值为[3Ts]，[8Ts]和[13Ts]。估计精度达到了预期效果。

图3 整数倍环路延时估计仿真

其次，进行的是小数倍的环路延时估计仿真。迭代次数设置为200次，选择LMS算法步长[β=2]。图 4给出了一组残余延时值为[0.2Ts]，[0.5Ts]和[0.8Ts]的迭代估计过程。同时图5给出了残余延时值为[-0.1Ts]，[-0.5Ts]和[-0.7Ts]情况下的小数倍环路延时估计过程。

由图4和图5可知，提出的基于LMS迭代逐个数据输入的小数倍延时估计算法，在残余延时为正和为负的情况下，均能达到优异的估计精度。

图4 残余的延时估计为正时小数倍环路延时估计

图5 残余的延时估计为负时小数倍环路延时估计

4 结 语

数字预失真系统对前向数据与反馈数据的对齐很敏感，环路延时估计的精度不够，致使数字预失真的补偿性能将急剧下降，甚至出现发散的情况。本文介绍了一种有效的整数倍环路延时估计，同时提出了一种基于LMS迭代逐个数据输入的自适应小数倍延时估计算法，最后通过仿真验证了该算法的有效性。

参考文献

[1] WANG Jianxin， YU Jianguo， ZHI gao. Research of adaptive digital predistortion technology for wideband OFDM power amplifier [C]// Proceedings of the 5th International Conference on Wireless Communications， Networking and Mobile Computing. Beijing： IEEE， 2009： 33?36.

[2] ANDREW W S， DURTLER W G. Experimental performance of an adaptive digital linearized power amplifier for cellular telephony [J]. IEEE Transactions on Vehicular Technology， 1992， 41（4）： 395?400.

[3] LOK U W. A novel digital predistortion technique for class?E PA with delay mismatch estimation [C]// Proceedings of 2011 Asia Pacific Conference on Postgraduate Microelectronics and Electronics. [S.l.]： IEEE， 2011： 119?121.

[4] TANG Shigang. Loop delay correction for adaptive digital linearization of power amplifiers [C]// Proceedings of 2007 Wireless Communications and Networking Conference. Kowloon： IEEE， 2007： 1987?1990.

[5] LIU Lei， ZHANG Peng， LIN Ziliang. An algorithm for loop delay estimation in digital predistortion system [C]// Proceedings of the 4th International Congress on Image and Signal. Shanghai， China： IEEE， 2011： 2313?1316.

[6] LIU Youjiang. On the robustness of look?up table digital predistortion in the presence of loop delay error [J]. IEEE Transactions on Circuits and Systems I： Regular Papers， 2012， 59（10）： 2432?2442.