新型即插即用星载计算机千兆以太网系统设计

童天成，叶建芳（东华大学 信息科学与技术学院 通信与电子工程系，上海 201620）

新型即插即用星载计算机千兆以太网系统设计

童天成，叶建芳
（东华大学 信息科学与技术学院 通信与电子工程系，上海 201620）

针对我国现阶段星载计算机通用性较差和无法“即插即用”的问题，以及对数据传输速率的高要求，设计了新型即插即用星载计算机千兆以太网数据传输系统，重点研究了星载计算机的总体结构设计和千兆以太网的实现。该系统以国产BM3803为处理器，采用紧凑型外围组件互联cPCI总线为内总线与系统各功能模块互连，实现即插即用和通用化功能。千兆以太网平台采用MAC+PHY方式，MAC采用FPGA内嵌的IP核实现，PHY采用Marvell公司的88E1111芯片实现。对比国产星载计算机在以太网方面的现状，分析表明，该系统通用性更好，数据处理性能更高，数据传输速率最高可达1 Gb/s。以FPGA方式实现千兆以太网设计，有效提高了系统的可靠性和集成度，能够满足未来较长时间国内星载计算机系统在千兆以太网方面的实际应用需求。

BM3803处理器；Virtex-4 FPGA；星载计算机；千兆以太网；cPCI总线

0　引言

随着信息技术的飞速发展，嵌入式以太网设备的应用越来越广泛。千兆以太网作为一种高速局域网标准，具有传输速度快、距离远、稳定可靠等优点，将其用在星载计算机数据传输系统中，不仅可以向系统提供高速数据传输通道，还可向其提供网络化接口，实现与载荷网及远端处理平台高速通信。

同时，通过对国外卫星发射的大量成功案列调研可知，卫星从组装建造到发射的时间已从传统模式的数月缩短至以小时为单位，并且随着空间技术的提高和应用需求的扩展，对卫星进行在轨维修、硬件更换、功能升级等在轨服务的需求越来越急迫［1］。而上述星载计算机在轨服务的关键是实现设备模块的通用化和产品化，而模块化设计的核心体现在接口设计上［2］。我国星载计算机的各模块接口都是进行专门设计，导致适应性差，难以持续维护。内外接口标准不一，无法重复利用，造成开发效率低、周期长、资源浪费等问题。

针对上述两方面的应用需求，结合现场可编程门阵列（Field Programmable Gate Array，FPGA）和千兆以太网的优点，本文设计了一种新型即插即用星载计算机千兆以太网数据传输系统。该系统以国产处理器BM3803作为中央处理单元（Central Processing Unit，CPU），采用CPU+FPGA的数据处理体系结构，各设备模块均遵循标准紧凑型外围组件互联（compact Peripheral Component Interconnect，cPCI）内部总线实现即插即用和通用化，千兆以太网平台采用媒体访问控制器（MAC）+物理接口收发器（PHY）方式。MAC采用FPGA内嵌的以太网知识产权（IP）核实现，PHY采用 Marvell公司的 88E1111芯片实现，两者均支持吉比特介质无关接口（GMII），部分上层协议在FPGA内部使用硬件描述语言Verilog实现。

1　BM3803简介

BM3803是基于可扩展处理器体系结构（Scalable Processor Architecture，SPARC）即V8体系结构的 32位精简指令集计算机（Reduced Instruction SetComputer，RISC）嵌入式处理器，可用于板上嵌入式实时计算机系统，能够满足各种航天应用的功能以及性能指标要求，只要加上存储器和与应用相关的外围电路，就可以构成完整的单板计算机系统。

BM3803处理器总体结构框图如图 1所示，其内部包含整数处理单元，浮点处理单元，独立的指令和数据缓存 Cache，硬件乘法器和除法器，中断控制器，带有跟踪缓冲器的硬件调试单元（DSU），两个 24位定时器，通用I/O接口，看门狗；能够支持可编程的只读存储器（PROM）、静态存储器（SRAM）、动态存储器（SDRAM）和I/O映射空间访问的存储器控制器；具有软件可以控制的省电工作模式；具有可实现PCI主机桥和从属桥功能的PCI控制器；符合 PCI2.3规范的 33 MHz PCI接口；采用三模冗余、错误检错与纠错（EDAC）和奇偶校验的容错设计［3］。

图1　BM3803总体结构框图

2　系统总体设计

星载计算机作为航天器综合电子系统的数据管理及控制中心，承担着卫星姿态与轨道控制、星务管理、有效载荷数据管理与处理等任务［4］。根据任务和功能需求，同时兼顾系统标准通用化，本文将星载计算机数传系统划分为电源管理模块、大容量存储模块、CPU控制模块、千兆以太网模块、模拟量采集模块以及总线通信模块等。根据BM3803处理器手册和PCI规范，一级PCI总线上最多可支持7个PCI设备模块。CPU控制模块为PCI总线的主控模块，其他模块为从属模块，每个模块上含有一个PCI桥芯片以支持PCI协议规范。各功能模块在电气和逻辑上通过标准 6U cPCI底板总线实现互连。星载计算机系统硬件结构框图如2所示。

图2　星载计算机系统总体结构框图

以下对每个模块的功能和组成进行说明。

（1）CPU控制模块

该模块是星载计算机数据传输系统的核心模块，包括BM3803处理器、SDRAM数据存储器和外围电路。其PCI接口配置为主机桥模式，结合软件可以访问和配置cPCI总线上的其余设备模块，同时为这些设备提供总线仲裁。

（2）大容量存储模块

该模块主要对内总线上高速数据进行存储和备份，主要由 cPCI接口电路、DDR2和 E2PROM缓存电路、存储控制电路组成。

BM3803主控板提供 25 MHz的有源晶振，FPGA上电复位及启动配置后，FPGA与CPU通过cPCI内总线进行数据和地址互连，CPU发送读写指令，由FPGA实现对指令的译码。根据译出的指令，发送片选读写信号，实现对外扩大容量存储模块的控制。

（3）总线通信模块

该模块包括多个1553B总线芯片，以1553B总线控制器或远程终端的方式进行通信连接。总线通信模块的PCI接口配置为从机桥模式。考虑到该系统CPU中的PCI中断源数量有限，当有多个总线芯片工作时，采用分立元件对多路1553B总线中断源进行判别与合并，同时可分别清除每个中断源状态信息［5］。

（4）模拟量采集模块

该模块是将采集到的模拟信号、双电平信号和温度信号，转换成数字信号并通过内总线cPCI送至CPU主控模块处理。主要由差分放大器、多路选择器、电平比较器和模数转换器组成。利用多路选择器将多路模拟信号进行分时选通，经信号放大及模数转换实现高速数据采集［6］。

（5）电源管理模块

由于系统自带的开关电源（DC/DC）模块可变换为+5 V的二次电源，进入到各设备模块，会产生其余各档二次电源，如3.3 V，2.5 V，1.8 V，1.2 V，1 V，以此来满足各电路芯片要求的电源电压。电源管理模块就是将+5 V电源，借助三端稳压器转换成各模块所需的电源电压。

（6）千兆以太网模块

根据计算机网络基本模型，实现以太网数据传输的关键在于实现数据链路层协议和物理层协议，即MAC控制器和以太网接口，本文采用FPGA方式实现。

千兆以太网通信接口功能，通过调用 IP核在 FPGA上搭建三态以太网MAC，在片外配置三态以太网物理层芯片PHY，配合对传输控制协议/因特网互联协议栈（TCP/IP）移植以及基于用户数据报（UDP）协议编程，实现以太网应用。

3　千兆以太网设计

3.1物理层芯片

本文中物理层 PHY芯片选用 Marvell公司生产的88E1111千兆网络物理层设备，该芯片具有以下功能［7］：

（1）能 够 支 持1000BASE-T、100BASE-TX 和10BASE-T的应用；

（2）支持 MAC通信的吉比特介质无关（GMII）、RGMII、串行GMII等接口；

（3）支持 10 Mb/s，100 Mb/s，1 000 Mb/s的以太网传输；

（4）提供IEEE 802.3u标准下的自动协商机制，能够实现两个网络接口间对通信速度的自动协商；

（5）提供标准的TWSI和MDC/MDIO接口，控制和查看网络芯片的状态；

（6）采用了先进的混合信号进程实现均衡执行、消除回声和传音、数据恢复和错误校正；

（7）采用0.13 μm CMOS工艺，支持2.5 V、1.2 V低电压供电，最大功耗为0.75 W，且支持自动降功耗功能。

3.2硬件设计

通过调用FPGA内部IP核实现MAC功能，由88E1111芯片内部的时钟电路产生125 MHz时钟提供给GMII接口，其与 PHY连接后，转接到 RJ45物理接口实现网络数据传输。千兆以太网硬件设计框图如图3所示。

PHY芯片 88E1111提供了 GMII接口，MDIO控制PHY芯片的接口形式，MDC控制MDIO方向，GTX_CLK 向 88E1111提供 125 MHz的外部输入时钟。发送端GTX_CLK是MAC的发送时钟，供TXEN、TXER和TXD［7：0］使用。TXEN为发送使能信号，TXER为发送错误标志，TXD［7：0］为发送的数据。

图3　千兆以太网硬件设计框图

接收端RX_CLK是MAC的接收时钟信号，供RXEN、RXER和RXD［7：0］使用。RXEN为接收使能信号，RXER为接收错误标志，RXD［7：0］为接收的数据。

3.3软件设计

嵌入式以太网通信接口的总体软件结构，主要包括应用程序、Socket API函数、TCP/IP协议栈、底层驱动、嵌入式操作系统、底层硬件等部分，框图如图4所示。

以太网的底层驱动程序是实现TCP/IP协议栈的必要前提条件，以太网驱动程序封装了底层硬件的细节，使得TCP/IP协议不用直接与硬件交互，通过调用以太网驱动程序即可实现数据的收发。

TCP/IP协议栈是整个软件设计的核心，而 Socket API函数是TCP/IP协议栈与应用程序的接口，应用程序调用这些函数即可实现 TCP/IP功能。嵌入式操作系统BIOS主要负责软件的任务调度、存储管理等。

在一个网络程序执行之前，TCP/IP协议栈必须正确配置并初始化。网络控制模块（netctrl.lib）是协议栈的配置、初始化和事件调度的核心。几乎所有网络控制活动都发生在netctrl任务线程（也称为“调度线程”）中。该线程通过BIOS配置工具或者通过BIOS API函数来创建。该线程是程序的入口，并最后演变成“调度线程”直到程序结束该线程才返回。网络初始化过程所用函数及顺序如图5所示。

网络配置完成之后，需要创建网络任务进行网络的传输，本文网络发送以及接收采用面向连接的套接字（Socket）编程。网络协议处理软件主要实现接收和发送千兆网络数据功能；对接收的以太网数据进行 TCP/IP网络解析，并缓存和转发有效载荷；接收来自外围接口数据，进行TCP/IP网络组帧，完成千兆网络的发送。网络协议处理流程图如图6所示。

图6　网络协议处理流程图

本文硬件设计中，FPGA芯片的 MAC通过 MDC/ MDIO接口控制88E1111，再经MDI［3：0］±管脚与RJ45连接器相连实现高速网络数据传输。同时在两者之间添加滤波电路，防止直流串扰、噪声和静电干扰，从而提升网络通信质量。该以太网数据传输系统实行单路收发，全双工通信。在单板测试时，系统数据传输稳定可靠，物理速率理论最高可达1 Gb/s，实际有效速率可达800 Mb/s。

4　总结

本文创新性地结合星载计算机功能模块间的即插即用性和千兆以太网两方面的应用需求，设计了新型即插即用星载计算机千兆以太网数据传输系统。其各功能模块遵循标准cPCI内总线，实现计算机硬件模块化、标准化。千兆以太网以MAC+PHY为核心，通过软硬件设计完成网络协议栈移植和网络传输数据处理，最终实现实测有效数据传输速率约为800 Mb/s。利用千兆以太网数据传输系统将处理的高速信号从网口发送给远端处理计算平台，可节省功率放大器和高频电缆等物理设备，减少资本投入，加强系统的集成性和可靠性。该星载计算机系统接口更具通用性和可扩展性，在未来较长时间内都将满足星载计算机等航天设备在千兆以太网方面的应用需求。

［1］SHOEMAKER J，WRIGHT M.Orbital express space operations architecture program［C］.International Society for Optical Engineering E，Orlando：The International Commission for Optics，2003：1-9.［2］杨希祥，张为华．卫星公用舱模块化及其即插即用技术研究［C］.2008年全国博士生学术论坛．北京：国务院学位办公室，2008.

［3］北京微电子技术研究所．BM3803MG32位空间处理器用户手册，Ver2．4．2［Z］.北京：北京微电子技术研究所，2010.

［4］郭碧洲．基于软件表决的三模冗余星载计算机体系结构研究与设计［D］．上海：上海交通大学，2011.

［5］詹盼盼，郭廷源，高建军，等．基于 BM3803处理器的即插即用星载计算机系统设计 ［J］．航天器工程，2013，22 （6）：92-96.

［6］李伟，刘丽红，牟文秀，等．基于 BM3803的星载计算机标准化设计与实现［J］．航天器工程，2012，21（2）：68-72.

［7］Marvell Corporation.88E1111 datasheet integrated 10/100/ 1000 ultra gigabit Ethernet transceiver［R］.US：Marvell Corporation，2004.

图7　三角波测试图

表3　三角波数据

5　结论

通过对该系统的整体测试可知，该系统体积小巧、简单易用、成本低，主控芯片STM32F103x内部集成了丰富的功能模块，使系统无需外扩大量芯片便可实现数据采集功能，降低了开发的复杂度和成本，达到了提高系统稳定性的目的。示波器能够实现3 MHz的采样速度，带宽500 kHz，可以测出从1 Hz到500 kHz的频率。输入信号幅度可以是50 mV～25 V （通过示波器探头衰减10倍之后），通过电路上电阻的选择控制它的放大和衰减，该示波器还可以选择触发方式：上升沿触发、下降沿触发、单次触发，可以捕获瞬时出现的波形，如遥控器波形等。

参考文献

［1］LABROSSE J J.嵌入式实时操作系统μCOS-II［M］．邵贝贝，译．北京：北京航空航天大学出版社，2003．

［2］CRISTI R.现代数字信号处理［M］．徐盛，译．北京：机械工业出版社，2005：129-1481．

［3］童诗白．模拟电子技术 ［M］．北京：高等教育出版社，2001．

［4］黄敏松，行鸿彦，刘建成．ECG监护仪前置放大电路设计［J］．现代电子技术，2007（16）：187-189．

［5］王昌明，孔德仁，何云峰．传感与测试技术［M］．北京：北京航空航天大学出版社，2005．

（收稿日期：2015-04-05）

作者简介：

刘帅（1989-），男，硕士研究生，主要研究方向：智能信息处理。

张浩然（1972-），男，硕士生导师，教授，主要研究方向：智能信息处理、嵌入式系统设计。

Plug-and-Play on-board computer data transmission system design for Gigabit Ethernet

Tong Tiancheng，Ye Jianfang
（Department of Electronic Engineering，College of Information Science and Technology，Donghua University，Shanghai 201620，China）

Most on-board computer of China can′t completely realize the function of universality and Plug-and-Play.With the requirements of high data transfer rate，the paper designs a new Plug-and-Play on-board computer data transmission system based on BM3803 processor for Gigabit Ethernet.The design focuses on the implementation of the overall structure and Gigabit Ethernet.The system uses domestic BM3803 processor as central processing unit（CPU），which connects to the field programmable gate array （FPGA）by compact peripheral component interconnect（cPCI）bus.Gigabit Ethernet platform consisted of MAC and PHY.It uses embedded MAC IP core of FPGA accomplish the MAC protocol，and uses the 88E1111 chip accomplish the PHY protocol.Comparison and analysis of the design and that of traditional on-board computer system show that the system is universal and expandable，and has higher data processing performance and 1 Gb/s transfer rates.Gigabit Ethernet is designed with the FPGA methods，effectively improving the reliability and integration of system，and extremely meeting the requirements of a new generation of on-board computer system in terms of Gigabit Ethernet.

BM3803 processor；Virtex-4 FPGA；on-board computer；Gigabit Ethernet；cPCI bus

TP393.11；V446.2

A

1674-7720（2015）15-0040-04

童天成，叶建芳.新型即插即用星载计算机千兆以太网系统设计［J］.微型机与应用，2015，34（15）：40-43.

2015-03-09）

童天成（1990-），通信作者，男，硕士研究生，主要研究方向：无线通信、信息系统集成技术。E-mail：TianChengjob@163.com。

叶建芳（1964-），女，副教授，主要研究方向：无线通信、射频与微波电路。