集成电路中接口电路的可靠性设计

吕江萍，陈远金，刘 霞，陈 超，刘 彬

（北方通用电子集团微电子部，江苏 苏州 215163）

1 引言

通过对失效的集成电路分析发现，大部分失效是因为没有足够的静电保护、和外围电路电平不匹配、驱动能力不够等引起的。在集成电路设计过程中，可将这些常导致失效的电路组合在一起形成接口电路，它担负着集成电路与外界电路的逻辑控制、电路驱动、电平转换、ESD保护等功能，这些功能对集成电路的可靠性起着十分重要的作用，它的好坏直接决定了集成电路可靠性水平的高低。因此如何综合考虑可靠性指标来提高接口电路的可靠性显得十分重要。本文从电路设计、版图设计、封装设计等不同设计阶段的特点出发，有针对性地进行可靠性设计，并总结了一些设计要点和设计准则，提出了可采用接口电路、封装、PCB三者协同设计的方法，以提高接口电路的可靠性。

2 接口电路的分类

接口电路主要包含了ESD保护、电平转换、电路驱动、逻辑控制等单元电路，按其功能和性能可进行如下分类：按抗ESD能力的大小分有2 kV、4 kV人体模型（HBM）的单元电路，按转换不同逻辑电平分有CMOS电平转换成TTL电平或TTL电平转换成CMOS电平的单元电路，按逻辑控制传输的信号类型来分有输入、输出、输入/输出双向、同相/反相、D触发器/施密特触发器等，按驱动能力大小有小电流、大电流等驱动电路单元。最终根据具体电路要求将它们相互整合，形成具有不同功能和性能的若干接口电路单元，如某输入输出单元具有施密特输入、CMOS三态输出、ESD（HBM）2 kV等功能。

3 接口电路的可靠性设计

接口电路的可靠性设计贯穿到为电路设计、版图设计、封装设计等设计过程中，每个设计过程对可靠性设计的要求是不一样的。在电路设计时，通过研究电路的指标，提炼出可靠性指标，结合具体半导体工艺参数，选择合适的电路结构，满足电路可靠性指标要求。在版图设计时主要进行单元电路的版图设计以及单元之间的合理布局、抗闩锁、电源地保护环、抗ESD等可靠性设计。在封装设计时，主要优化焊盘的位置以及降低封装产生的寄生参数对电路的可靠性影响。

3.1 电路的可靠性设计

在电路设计时，将电路的相关指标提炼出相关可靠性指标，如抗ESD能力、驱动能力、不同电平之间兼容的能力等，这些都需要有针对性地选择相关电路进行设计来达到可靠性指标。它一般包含ESD保护电路、电路驱动逻辑电路、电平转换电路等电路单元，结合具体工艺，使用容差设计、保护设计、冗余设计等设计方法设计适合的接口电路单元及性能指标，满足电路可靠性要求。

3.1.1 ESD保护电路

ESD保护电路的作用主要是能为静电提供有效的泄放通道且自身不被损坏，不影响正常工作的信号。抗ESD能力大小是IC的重要可靠性指标之一。正确理解ESD的工作机理是提高ESD能力的前提。ESD保护电路的设计需要按照ESD设计窗口来设计，如图1所示，应该正确的定义出以下参数：触发电压（Vt1）、保持电压（Vh）、击穿电流（It2）。提高ESD保护器件的性能需要考虑减小触发点Vt1的大小，使得触发难度降低。由于电流释放通路的产生，电压迅速折返到保持电压Vb，此时属于ESD保护区，不会随着开启ESD保护通路而造成器件的损坏，击穿是可恢复的。加大It2的大小，即导通状态时加大电流导通能力，在二次击穿的临界点如果电压Vt2继续升高，将造成热击穿，而热击穿是无法恢复的，即使电压恢复正常之后，该结构也将永远失效。另外适当提高保持电压Vh的大小，可以提高抗干扰性。

图1 ESD设计窗口及全芯片的ESD保护电路图

ESD保护电路一般采用电阻、晶体管及其二者之间巧妙的组合来实现，电阻的类型主要有多晶硅电阻、阱电阻、注入电阻等，晶体管的类型主要有薄氧器件、场氧器件、SCR、NPN等。保护结构主要有输入保护、输出保护、电源地保护等类型。图1（b）展示了一个全芯片的ESD保护电路示意图，必须保证能为任何两个管脚之间提供低阻通路，如输入端到输出端可以通过输入端→地线→输出端的路径泄放电流（如图中灰色箭头所示）。如果保护器件在输入端口，则保护器件的触发电压Vtl必须小于内部MOS管的栅氧击穿电压，否则内部MOS管就会在保护器件开启之前被打坏，保护器件就起不到保护作用。如果在输出端口，则保护器件的触发电压必须小于输出管的漏/衬底反向击穿电压，否则ESD电流会先从输出管流过，保护器件失效。当保护器件加在电源和地之间时，除了触发电压需要高于电源电压、低于栅氧击穿电压之外，维持电压也必须高于电源电压，否则会在芯片正常工作时引起闩锁。在整个芯片内部，必须全面考虑到各个管脚之间的放电路径以及各个管脚的工作环境。这使得ESD的设计在不同工艺下具有不可复制性，即使在同一工艺下，各种不同类型的管脚之间的ESD保护器件同样需要分别进行设计，这就使得ESD保护器件设计变得更加复杂和艰难。

3.1.2 逻辑控制及驱动电路

逻辑控制及驱动电路承担了一定的逻辑功能并能提供适当的驱动能力，一般用在输入/输出或输出端口上。图2是一个输入/输出双向三态单元电路原理图，它具有输入/输出或者高阻状态的功能。该模块电路有两个控制端（SW、C）和一个数据端（D）。数据端D连接到芯片的内部逻辑，它可能读入焊盘上的信号，也可能输出内部信号到焊盘。控制端C的状态用于控制I/O的输入还是输出，控制端SW的状态决定I/O是否处于高阻状态。电路工作原理是：当SW为高电平“1”且C为“1”时，焊盘上信号经逻辑电路同相地传送到数据端D，电路处于读入（输入）状态，完成输入功能；当SW为“1”且C为“0”时，数据端D信号经逻辑电路同相地传送到焊盘上，电路处于读出（输出）状态，完成输出功能。当SW为低电平“0”时，两对MOS管P0、N0和P1、N1均处于截止状态，内部电路和焊盘之间完全被隔离，端口处于高阻状态。输入输出的驱动能力由两对MOS管P0、N0和P1、N1分别提供，改变其尺寸可得到不同的驱动能力。

图2 输入/输出双向三态单元电路原理图

在图2的电路基础上，适当增加一些门电路就能得到具有反相、D触发器或施密特触发器等功能的逻辑控制及驱动电路，如直接输出/触发器输出、反相/同相输出、漏极开路输出和全速输出/限速输出、不同的驱动能力等，它能对信号反相、保存输入信号或对其进行整形，消除噪声的影响，避免误动作的产生。

3.1.3 电平转换电路

在设计数字电路或系统中，一般只采用一种逻辑系列，如TTL、CMOS等中的一种系列，但有时电路对工作速度或者功耗等指标的要求，需要兼容不同逻辑系列，由于其电压和电流参数各不相同，需要采用电平转换电路进行转换使其相互兼容。

以TTL门驱动CMOS门为例，此时TTL为驱动器件，CMOS为负载器件。一般TTL电路的逻辑电平是：VOH=2.4 V，VOL=0.4 V，在5 V电源电压下要求CMOS电路能接受的最坏情况输入电平范围是：VIHmin=2.0 V，VILmax=0.8 V。如果将TTL输出电平直接送入CMOS电路的输入端，可能使电路无法正常工作，因为VILmax会使NMOS管导通，而VIHmin也会使PMOS管导通，因此需要一个电平转换电路把TTL的输出电平转换成合格的CMOS输入逻辑电平，再送入其他CMOS电路。图3是一个电平转换电路图，它是由两级反相器和一个PMOS反馈管组成，只要把它的逻辑阈值设计在输入高低电平之间，即：。当Vit为1.4 V左右，就可以实现TTL电平到CMOS电平的转换。第一级反相器完成电平转换，第二级反相器进行驱动，为了改善其输出高电平，增加了PMOS反馈管P3，电平转换电路的电压转移特性如图3所示，图中CMOS反相器的逻辑阈值为1.45 V，满足要求。

图3 电平转换电路及电压转移特性

在上面三种模块单元设计好之后，可以根据具体电路要求将其相互组合，形成不同功能和性能的接口电路单元，如按逻辑控制传输的信号来分有输入、输出、输入/输出双向、同相/反相、D触发器/施密特触发器；按驱动电路单元中驱动能力大小有小电流、大电流等；按电平转换电路来分有：CMOS到TTL的接口或TTL到CMOS的接口；按抗ESD（HBM）能力大小有2 kV、4 kV等不同。如某输入输出单元具有施密特输入、CMOS三态输出、ESD（HBM）2 kV等功能。

3.2 版图的可靠性设计

当接口电路的单元电路设计好之后，就可进行版图设计。首先重点考虑各单元电路特别是ESD保护电路的版图设计，其次考虑单元之间的布局设计，按各单元对内部电路和外界的敏感程度依次摆放。设计好的接口电路的版图仅仅通过与电路的一致性检查是不够的。由于许多失效现象在版图设计时是无法预见或仿真的，只有到流片结束进行可靠性试验时才能发现设计缺陷，给版图设计带来一定难度。因此，接口单元版图并不遵从最小的设计规则来进行，往往以加大面积换来可靠性性能的提升，综合考虑接口电路的可靠性如驱动能力、抗闩锁、抗ESD能力等要求。设计完成的版图单元包含了接口电路所有的功能，该单元具有等高等宽的外部形状，单元的电源、地线的宽度和相对位置是统一的，以方便单元之间的拼接。

3.2.1 ESD保护电路的版图设计

接口电路的单元最难设计的是ESD保护电路的版图。因为它要在电路的芯片面积、ESD性能、保护结构对电路特性如输入信号完整性、电路速度、输出驱动能力等方面的影响进行平衡考虑设计。同时，不同的工艺和电路，每个ESD版图结构都需要重新设计，相互之间缺少借鉴。且在版图设计阶段，由于缺少必要的软件，很难对设计好的ESD版图给出准确的评价，只有在芯片流片结束后进行ESD试验时才能确认其抗ESD能力，如果抗ESD能力达不到要求，需要反复优化ESD版图，直至其满足要求。

ESD保护电路只是设计了一些ESD结构，但对于版图设计来说，设计的版图仅仅通过与电路的一致性检查是不够的。如何设计这些结构、如何放置这些结构、如何利用工艺规则提高ESD的能力，对版图设计是一个综合考验，不能忽略哪怕一个很小的细节问题，而这往往正是ESD设计薄弱的地方。正因为如此，提供一些ESD设计准则全面考量ESD设计能力显得更有意义，以下试举了一些ESD设计准则：

（1）对所有的管脚进行ESD保护设计，对全芯片进行ESD设计，提高全芯片的抗ESD能力；

（2）严格遵从工艺厂家提供的ESD设计规则进行版图设计，尽量做到均匀设计，避免出现薄弱的地方；

（3）在ESD版图设计中进行热设计，为了使热量分布均匀，适当增加漏端接触孔到多晶硅栅的距离；

（4）在ESD版图设计中进行电场设计，为了使电场不在拐角处过分集中，在拐角处要用45°或135°走线；

（5）在ESD版图设计中进行布线设计，在电源地线设计时，ESD保护结构的电源地线尽量与内部走线分开，走线尽可能宽，减小走线的电阻，走线上要尽可能多地增加阱与衬底的接触孔，形成电源地间的电压箝位及ESD电流泄放通道。

3.2.2 布局设计

接口电路的版图布局设计主要考虑各单元电路在版图中的位置和电源地保护环的位置进行设计。一般按照单元电路对内部电路和外界的敏感程度大小，依次远离内部电路。图4（a）为一个接口电路的布局示意图，图中合理安排逻辑控制及电平转换电路、ESD保护电路等的位置，通过设置不同电源地保护环对各单元电路进行隔离，来提高电路抗闩锁能力，提高接口电路的可靠性。图4（b）为一个多电源保护环接口单元的版图，图中将焊盘、ESD电路、逻辑电路依次远离外界摆放，并且对地、对电源的保护管分开设计，ESD之间、ESD和逻辑电路之间插有电源地（VDD33、VSSD）的保护环，适当加大了布线的宽度和间距。需要注意不同单元电路使用不同的电压，如逻辑电路的电源地为VDD18（1.8 V）和VSS，ESD保护电路的电源地为VDD33（3.3 V）和VSSD。

图4 接口电路版图

设计完成的版图单元包含了接口电路所有的功能，可以按照抗ESD能力的大小形成不同的设计库，如抗ESD 2 kV的库、或抗ESD 4 kV的库，里面包含了各种要求的版图单元，如按接口电路单元的类型进行区分，有输入单元、输出单元、I/O单元、不同电源单元、地单元等的版图，最终都是以等高的标准单元结构形式出现，单元的电源、地线的宽度和相对位置是统一的，以方便单元之间的拼接。

完成的版图具有等高等宽的外部形状，单元的电源、地线的宽度和相对位置是统一的，以方便单元之间的拼接。设计好的接口电路单元，可形成设计库，如供版图设计时调用，引用经过验证的接口电路单元，形成与电路的接口单元相对应的版图单元。

3.3 封装设计对接口电路可靠性的影响

所有的集成电路最终都要和外部电路相连，这是通过热压、超声键合等封装方式，用细金属丝把芯片焊盘与管壳的引线框架相连，成为一个封装完整的集成电路成品。经常出现芯片中测时各项性能指标都非常好，但封装后芯片出现信号串扰、时序变差、噪声增加等性能降低的现象。究其原因，是在设计焊盘位置时，没有仔细考虑焊盘之间的影响，另外，没有考虑由于封装所引入的寄生参数对电路性能产生的影响。因此，要使电路达到好的性能，需进行封装设计，以降低封装设计对电路可靠性的影响。

在进行芯片焊盘的布局设计时，按焊盘的重要性程度安排焊盘的位置，不将易受影响的焊盘放在一起，防止相互之间出现干扰。首先考虑重要的焊盘如时钟、模拟输入、地址输入、数据输出等焊盘位置。一般将它们放在芯片的中间位置，有利于芯片时钟树平衡生长，有利于地址线的均匀布线，有利于数据输出有相同的延时。其次考虑次要的焊盘如电源地、使能、控制等焊盘位置。在摆放电源地焊盘时，合理布置电源地的焊盘位置及个数，如在芯片上下分别放置了一对电源地焊盘，采用多电源路径分离了等效电感，降低了线性情况下的电源波动。在安排使能、控制焊盘摆放时，尽量远离模拟输入信号，尽量不对其他的焊盘点产生影响。最后安排一些不重要的焊盘，如测试焊盘点等，如果有多余的焊盘位置，可考虑增加一些电源地的焊盘点，这样能使供电更加充分。

在选择电路的封装形式时，要考虑封装产生的寄生参数，主要有内引线自感、外引线自感、外引线对地电容、外引线之间的互感以及外引线之间的电容。随着芯片复杂度不断提高，噪声容限、功耗和特征尺寸不断降低，这些寄生参数对整个电路系统电特性的影响日趋明显，已不能简单将互连线视为无电阻、无电容、无电感的金属导线。不同封装类型的寄生参数有很大的差别，选择合适的封装类型来降低寄生参数，同时在电路仿真时要包含一个合理的封装模型，并通过电路设计和版图设计采取多种预防措施来减小封装寄生参数对电路的影响。如在电路设计时加大接口电路抗干扰能力，在版图设计时对敏感焊盘采用多个焊盘、多条内引线和多个封装管脚的办法来降低等效电感，在关键的内引线间插入稳定的地线或电源线来减小电感之间的相互耦合。

另外，芯片的压焊点和封装引线位置一旦确定，通过缩短信号线长度或增加信号线布线宽度等传统方法优化寄生参数的作用有限。因此可充分考虑封装、PCB和芯片三者协同设计的方法和理念，不断调整和优化封装寄生参数，以期改进封装的电特性，提高接口电路的性能和可靠性。

4 结束语

集成电路的可靠性是衡量电路的一个重要指标，它依靠接口电路的可靠性设计而得到，接口电路可靠性设计的好坏决定了集成电路可靠性水平的高低。文中通过对接口电路中的ESD电路、电平转换电路、驱动电路等在电路、版图设计中进行可靠性设计，来提高集成电路的可靠性水平。同时分析了由于焊盘排列设计不合理和封装产生的寄生参数对电路可靠性产生的影响，给出了一些建议，提出了芯片、封装和PCB三者协同设计的方法和理念。

[1] 王志功，陈莹梅. 集成电路设计[M]. 北京：电子工业出版社，2009.

[2] Alan Hastings. 模拟电路版图艺术[M]. 北京：电子工业出版社，2007.

[3] 朱正涌. 半导体集成电路[M]. 北京：清华大学出版社，2001.