基于FPGA和单片机的全同步数字频率计的实现

季霞++陶忠

摘 要 本数字频率计采用以FPGA为核心器件设计。设计的过程用VHDL语言实现测频，测周等模块，用单片机进行显示器等硬件控制，C语言实现其软件控制。对于Quartus II设计工具而言，与Verilog及VHDL的设计流程是完全支持的，Quartus II设计工具内部嵌入了Verilog逻辑综合器，Quartus II最大的优势之一在于能够利用第三方工具。基于QuartusⅡ的VHDL的设计方法电子系统的设计方法和“自顶向下”与“自底向上”的设计方法。

关键词 FPGA；频率计全同步单片机

中图分类号：TM935 文献标识码：A 文章编号：1671-7597（2014）19-0013-01

1 Quartus II简介

Altera Quartus II的设计环境内，拥有诸多完整的设计平台，对不同设计中的不同需求都能够较好的满足，是SOPC开发及单芯片可编程系统的基本设计工具，提供了集成综合环境为设计Altera DSP开发包进行系统模型。Quartus II设计工具内部嵌有Verilog逻辑综合器，它完全支持VHDL，Verilog的设计流程，VHDL Quartus II能够对第三方工具进行综合利用，如FPGA Compiler II、Synplify Pro等，可以直接对这些工具进行调用，使系统更具便捷性。同时，从功能方面来分析，Quartus II的功能非常全面，特别是对于其仿真功能而言，能够支持第三方仿真工具。除此以外，与MATLAB、DSP Builder相结合，Quartus II对基于FPGA的DSP系统的开发也具有明显的优势，对于DSP硬件系统实现而言，其关键在于EDA工具。

图1为Quartus II编译设计流程，流程中主要包含了Quartus II自动设计主要处理细节及设计步骤，包含设计输入编辑、设计分析、适配、编程文件汇编、综合、编程下载以及时序参数提取等多个环节。在该编译设计流程中，也包含了上文所述的EDA标准开发流程。

图1 Quartus Ⅱ设计流程

AHDL是Altera自己公司设计、制定的硬件描述语言，Quartus II编译器支持的硬件描述语言有VHDL、AHDL （Altera HDL）及Verilog HDL，是以结构描述方式为主的一种的硬件描述语言。

Quartus II提供了很多EDA的软件接口，允许来自第三方文件EDIF输入。对Quartus II设计而言，其对层次化设计也是完全支持的，能够在全新的编辑输入环境下，对模块的调用采用不同输入设计方式来完成，该设计方法对VHDL与原理图混合设计的缺陷很好的进行了解决。设计完成后，在Quartus II的编译器会将错误报告给出，然后开始进行编译，然后采用波形编辑器对波形激励文件进行编辑，对仿真进行时的激励进行验证，然后开始进行仿真。对仿真和编译经过检测，均没有错误后，此时可以通过Quartus II编辑器将下载信息下载到目标器件内。

2 基于QuartusⅡ的VHDL的设计方法

2.1 电子系统的设计方法

现代电子系统一般由微处理器子系统、数字子系统和模拟子系统三大部分组成。芯片数量大大减少，在芯片设计的基础上，系统体积也缩小了很多，节约了能耗。

在硬件系统设计中，依据可编程逻辑器件和EDA技术，对硬件系统进行完整的设计，与此同时对现阶段的电子系统设计方法也是一种提高。现阶段，只需要简单的电脑、EDA软件及空白芯片，就能够对数字系统进行设计。

2.2 “自顶向下”与“自底向上”的设计方法

传统电子产品设计，延续了采用标准通用集成电路芯片的基本设计思路，通过和其他元器件构成电路及系统。这种设计思路下，所设计出的电子系统最大的弊端在于，需要使用大量的电子元器件，种类极其多，体积较大，能耗较多，稳定性也不高。随着集成电路技术的发展，对传统电子系统设计带来了革命性的变化，可以在一块芯片上将成百上千的晶体管及电路集成。其发展历程从最早的单元集成半导体集成电路，发展到部件电路集成，到现在的整机电路集成和系统电路集成。传统的集成电路电子系统设计厂家，主要提供通用芯片，利用这些芯片构成电子系统的自底向上（bottom-up）整机系统用户，在这一基础上，一种新的设计方法自顶向下（top-down）也随之出现。在新的设计方法的使用中，设计方案包含整机系统用户功能设计及系统方案设计，均有系统关键电路专用集成电路ASIC实现。专用集成电路是直至完成电路到芯片版图的设计，由系统和电路设计师亲自参与设计的，然后由工厂进行加工，或者是利用可编程ASIC进行现场编程来实现。

在“自顶向下”的设计中，行为设计是第一步，主要用于确定电子系统的性能、功能、芯片面积等要素。然后进行结构设计，根据芯片及电子系统的特征，分解电子系统为关系明确、接口清晰、结构简单的子系统，由各个子系统构成一个整体结构。该结构可能包含算数运算单元、数据通道、控制单元及各种算法的呢过。然后将结构转换为逻辑图，进行逻辑设计，再将逻辑图转换成电路图。在这一过程中，很多时候需要硬件仿真辅助，需要对逻辑设计的正确性进行确定。最后再将电路图转换为逻辑图，即进行版图设计。

参考文献

[1]吴超英.基于CPLD/FPGA技术的数字系统设计[J].安徽工业大学学报，2003（1）：70-74.

[2]魏西峰.全同步数字频率测量方法的研究[J].现代电子技术，2005（8）：7-38.

[3]徐成，刘彦，李仁发，等.一种全同步数字频率测量方法的研究[J].电子技术应用，2004（12）：43-46.

[4]郭海帆，宣宗强，周渭，等.基于相位重合点检测技术的频标比对系统[J].宇航计测技术，2004（5）：10-14.

[5]张威虎，等.EDA技术及应用实例[J].实验室研究与探索，2002（8）：57-59.endprint