Multisim 10在数字电路竞争冒险中的仿真分析与应用

邓友娥，颜志森

Multisim 10在数字电路竞争冒险中的仿真分析与应用

邓友娥1，颜志森2*

（1.韶关学院物理与机电工程学院，广东韶关512005；2.韶关学院学报编辑部，广东韶关512005）

引入Mltisim 10仿真软件，在虚拟平台上展现数字电路竞争冒险现象的过程和实验仿真.阐述了竞争冒险会破坏电路原有的逻辑功能并使电路产生误动作，导致数字系统紊乱的严重后果.实验仿真教学直观、生动、形象，能更好地使理论教学与实践相结合，对培养学生的学习兴趣及组合逻辑电路的设计具有重要的意义.

仿真；数字逻辑；竞争冒险；Mltisim 10

在科学技术高速发展的今天，对数字电路的脉冲频率要求越来越高，脉冲的变化对数字电路的影响非常敏感［1］.数字电路有组合逻辑电路和时序逻辑电路两大部分.组合逻辑电路主要是由门电路组合而成.时序逻辑电路则是由组合逻辑电路和触发器电路共同组成.由于组合逻辑电路的设计都是在输入、输出处于稳定的逻辑电平下进行的.因此，为了保证组合逻辑系统的可靠性、稳定性，有必要研究在输入信号逻辑电平发生变化的瞬间电路是怎样工作的.

在较复杂的数字电路系统中，组合逻辑电路由于引线、器件传输和变换存在瞬间的延时，信号在输出端也极有可能出现虚假信号，即过渡干扰脉冲，使逻辑电路产生竞争冒险，输出错误信号，达不到预定电路的设计功能.电路出现竞争冒险现象将直接影响，甚至会导致整个数字系统的错误工作，结果出现逻辑紊乱.引入Multisim 10仿真软件，把理论知识与实际问题有机地结合，对数字电路中产生的竞争冒险进行剖析和直观判断，从而有效地使学生在设计组合电路时，及时发现和消除竞争冒险.这对达到预定的设计目标有着实际意义［2］.

1 Multisim 10软件的应用特点

Multisim 10是美国NI公司推出的以Windows为基础的、具有丰富仿真分析能力的电路设计和仿真工具软件.仿真软件包含了电路原理图的图形输入、电路硬件描述语言输入方式，提供了庞大的元件数据库.电子电路仿真设计由Multisim、PCB设计软件Ultiboard、布线引擎Autoroute及通信电路分析与设计4个模块构成.该软件用于模拟电子电路、数字电子电路、模拟／数字混合电路仿真，克服了传统电子设计工作的诸多限制.软件主要特点是：(1)设计与实验同步进行，边设计边实验，修改调试方便；(2)设计、实验用的电子元器件和电子测量仪器、万用表等基本与实物相同，可完成各种类型的电路设计与实验；(3)18种分析软件可方便地对电路参数进行测试和分析；(4)直接打印输出实验数据、测试参数、曲线和电路原理图；(5)不消耗实际的元器件，实验所需元器件的种类和数量不受限制，实验成本低、速度快、效率高；(6)设计和实验成功的电路可以直接在产品中使用.设计人员通过Multisim 10软件、虚拟仪器技术和PCB设计，完成从理论到原理图捕获与仿真，再到原型设计和测试这样一个完整的综合设计流程.

2 Multisim 10对数字电路竞争冒险现象仿真的判断和分析

竞争冒险是发生在数字逻辑电路实际运行中的一种现象［3］.在电路的实际运行中，信号的变化以及电路传输延迟的存在都可能造成竞争冒险的产生.引起竞争冒险现象的原因主要因为输入信号的变化需要经过瞬间的过渡时间.当输入端的两个变量同时向相反状态变化并延时，输出端就极有可能出现过渡的干扰脉冲（尖峰脉冲），称之为竞争冒险.竞争冒险有两种情况“1”（高电平）冒险和“0”（低电平）冒险.

2.1 “1”高电平竞争冒险现象的仿真判断与分析

在软件平台构建仿真电路，如图1所示.其中图1（a）电路由数字逻辑门和脉冲源构成，图1（b）用仿真双踪示波器测量仿真电路的输入和输出波形，方波为输入波形、尖脉冲波形为输出波形.仿真电路的逻辑表达式Y=A·B¯.理论分析：输入信号A、B接同一脉冲，当输入脉冲发生变化时，输出Y保持不变，即为“0电平”.但是，由于7404N逻辑非门输出延时，在输入方波信号A、B的上升沿，对应电路输出Y波形有个正的窄脉冲输出.电路出现正的窄干扰脉冲是由输入的原变量A和反变量B同时加入到与门而出现的干扰现象，正的窄脉冲称之为“1”（高电平）型冒险.

图1 “1高电平”冒险电路及仿真波形

2.2 “0”低电平竞争冒险现象的仿真判断与分析

“0”低电平竞争冒险仿真电路如图2（a）所示.电路的逻辑表达式为Y=A+，理论上分析，无论输入信号A如何变化，输出Y保持不变恒为高电平.但是，由于G1逻辑非延时的上升沿要滞后A的下降沿.因此，在瞬间内G2门（74LS32N或门）的两个输入端都出现A和为两个互补低电平，电路在输出端就出现一个负跳变尖脉冲.从图2（b）可看到输入信号A是方波，在方波的下降沿，对应的输出波形有一个负窄脉冲输出，这种窄脉冲称之为“0”（低电平）型冒险.图2（a）的或门二输入信号分别由G1门输出和A输入，两个经不同时刻到达或门的现象称为竞争，由此而产生输出负跳变脉冲的象称为冒险.

数字电路逻辑门在构成电路时可以设定：TTL系列的集成电路，逻辑门的延迟时间为15 ns左右，4 000系列集成电路，逻辑门的延迟时间在100 ns左右［4］.由于Multisim 10仿真软件设置逻辑门的延时时间很小，可能竞争冒险仿真效果不够明显.仿真设计电路，逻辑门的上升延迟时间和下降延迟时间默认值为15 ns.

图2 “0低电平”冒险电路及仿真波形

2.3卡诺图判断竞争冒险的方法及竞争冒险的消除

组合逻辑电路多变量输入竞争冒险判断：画出逻辑函数的卡诺图，当卡诺图中两个合并最小项的圈相切，各合并最小项的圈各自独立，不相交时，则可判定组合逻辑电路存在竞争冒险现象.例如：逻辑函数表达式Y=A C+BC的卡诺图，如图3所示.AB和BC相切，说明该逻辑电路存在竞争冒险.由代数式分析，当A= B=0时，Y=C+C.电路输出波形将出现很窄的负跳变竞争冒险.如果在图3中增加不影响计算结果的AC（冗余项），逻辑表达式演变为Y=A C+BC+AC，竞争冒险被消除，达到设计的目的.

图3 卡诺图判断竞争冒险现象

3 Multisim 10仿真软件在组合逻辑电路竞争冒险现象中的应用

组合逻辑电路由逻辑门组成，只要输入信号的变化，传输到电路各级门，因电路传输存在延迟时间而出现信号快慢差异的竞争现象.竞争的结果是输出错误的冒险信号.如果组合逻辑电路存在竞争就有可能产生冒险，造成输出的错误动作.数字逻辑电路有组合逻辑电路和时序逻辑电路，它们的基本构件是逻辑门，在设计数字电路时，就必须充分考虑到竞争冒险是否出现，分析竞争冒险产生的原因并消除竞争冒险，以避免设计的结果出现错误的信息.

3.1采用与非门实现逻辑电路

对于多输入的组合逻辑表达式F=AB+ABC+D,电路设计一般情况下采用与非门来实现逻辑电路，其表达式F=AB·ABC·D，判断该电路是否存在竞争冒险现象.

在软件平台上构建仿真电路，集成芯片采用74LS00、74LS04、74LS10构成组合逻辑电路，如图4（a）所示.输入A、C、D信号置高电平，输入信号B端输入1 kHz方波信号，用示波器观察输入、输出信号波形.由表达式可知，理论上不考虑引线和逻辑门的延时，且电路处于稳定状态时，无论输入信号B如何变化，输出保持不变且恒为1（高电平）.但在实际的组合逻辑电路中，因为逻辑门存在传输的延迟，信号在各路径上的传输时间不同，电路出现了竞争冒险现象.仿真波形如图4（b）所示.输入方波信号，在方波的下降沿，电路的输出端出现负的窄脉冲，判断该组合逻辑电路输入信号B存在“0”（低电平）型冒险.如果不加以消除，则设计的电路达不到预计的结果.

图4 组合逻辑仿真电路及波形

此外，在TTL集成逻辑门设计中，应将多余输入端接高电平，即通过限流电阻与电源相连接，或通过大电阻（大于1 kΩ）接到地，这也相当于输入端外接高电平.当TTL门电路的工作速度不高时，信号源驱动能力较强，多余输入端也可与使用的输入端并联使用.避免外界的干扰，破坏电路的逻辑功能.

3.2 Multisim 10软件在消除竞争冒险仿真电路中的应用

竞争冒险的存在会导致数字电路系统出现错误动作，设计输出的结果发生偏离.因此，必须消除竞争冒险现象.消除竞争冒险的方法有：修改逻辑设计（增加冗余项）、脉冲选通、并联小电容（4～50pf）等方法.

（1）并联小电容：组合逻辑电路中由竞争冒险产生的尖峰脉冲有大量的高频成分.因此，在电路输出端并接微法级的小电容，构成低通滤波，起到平波的作用，抑制尖峰脉冲，消除输出端逻辑错误的可能.该电路简单易行，但会导致输出波形上升或下降沿变缓.对于时序逻辑电路产生的竞争冒险现象，采用将小电容并联在产生竞争冒险电路的输入端，即可消除竞争冒险现象对数字系统性能所造成的影响.

（2）选通法：选通法是组合逻辑电路消除竞争冒险的一种方法.在电路上加上一个选通信号，输入信号发生变化时，输出端与电路断开.当电路达到新的稳定状态之后，选通信号工作，电路不需增加元件，在输出端就能抑制干扰脉冲的出现［5］.但是，输出信号将变为脉冲信号，且脉冲宽度与选通脉冲宽度相同.因此，设计者必须考虑到脉冲与输入信号同步，对选通脉冲宽度和加入的时间有较高的要求.

（3）修改逻辑设计（增加乘积项）：组合逻辑电路表达式为F=AB+ABC+D，当A=C=D=1，F=B+B=1，互补项相加相加等于1，构成了竞争冒险产生的条件.只要修改逻辑设计，增加不影响计算结果的冗余项AC，直接修改逻辑电路函数表达式F=AB+ABC+D+AC，当A=C=D=1时，F=B+B+1，不会出现只有互补项相加的结果，消除了竞争冒险现象.

图5（a）电路通过修改逻辑设计，增加冗余项AC.图5（b）输出波形为高电平，没有出现窄的尖峰干扰脉冲.该逻辑电路用与非门的形式实现F=AB+ABC+D+AC=AB·ABC·D·AC.该方法常用于组合逻辑电路的设计，增加冗余项用卡诺图的方法简单，且易排除竞争冒险.

图5 消除竞争冒险电路及波形

4 结语

竞争冒险是数字电路中存在的一种现象［6］.采用Multisim 10仿真软件平台构建数字组合逻辑电路设计实验，直观地展示所设计电路是否存在竞争冒险现象，揭示了组合逻辑电路竞争冒险发生现象和产生机理.从仿真示波器显示的结果看，只要有竞争冒险，逻辑电路的输出就出现干扰窄脉冲，造成错误的信号，引起逻辑紊乱，影响设计结果.对于多输入的组合逻辑电路用卡诺图的方法，找到冗余项消除尖峰干扰脉冲.对于时序逻辑电路设计中用到的与门、与非门，通常采用并联小电容的方式来消除竞争冒险.由于软件仿真电路与实际的电路工作状态的主要差异是，逻辑门的传输延迟时间是设定默认值，设计者要自行重新设定.应用仿真软件把理论教学与实验教学融为一体，极大地调动了学生的学习兴趣，可为培养创新型设计奠定良好基础.

［1］丁伟，关宇，马丽梅，等.基于multisim的组合电路中竞争冒险的仿真分析［J］.工业和信息化教育，2013（8）：9.

［2］赵波．Multisim在竞争冒险教学中的应用［J］．现代电子技术，2010，318(7):166-168．

［3］石飞飞，孙琳琳.数字电路中竞争冒险现象的判断和消除方法［J］.科技资讯，2010（21）：130-131.

［4］吴炎波，邓冠群.数字电路中竞争冒险现象的分析和研究［J］.科技创新导报，2011（12）：9.

［5］周涛,张锐敏.基于multisim 10的电子电路计算机仿真分析与应用［J］.科技信息，2008（18）:62-63.

［6］聂典,丁伟.基于multisim 10计算机仿真在电子电路设计中的应用［M］.北京:电子工业出版社，2009．

Research on the application of Multisim 10 in race and competition in digital circuit

DENG You-e1，YAN Zhi-sen2*
（1.School of Physics and Mechanical&Electrical Engineering; 2.Editorial Department of Journal,Shaoguan University,Shaoguan 512005,Guangdong,China）

In this paper，the phenomenon of race and competition in digital circuit was simulated with Multisim 10 will destroy the logic function of the circuit，so the digital circuit will generate the error signal．The method of experiment simulation teaching is intuitive，vivid，imagery，which has three advantage，the first one is integration of theory with practice，the second one is that it will help to inspire the students，and the third one is that it will be positive in combinational logic circuit design.

experiment simulation；digital circuit；race and competition；Multisim 10

TP391.9

A

1007-5348（2014）12-0023-05

（责任编辑：李婉）

2014-03-29

韶关学院第十二批校级教育教学改革研究项目（SYJY121117）.

邓友娥（1956-），女，江西临川人，韶关学院物理与机电工程学院高级实验师，主要从事电子技术教学与实验研究.*通讯作者.