大型养路机械监控系统开发研究

2013-11-25李立新

石家庄铁路职业技术学院学报 2013年2期

李立新

（中国神化轨道机械化维护分公司准格尔工务机械段内蒙古鄂尔多斯 010300）

1 引言

随着我国经济的快速发展，对铁路运输的需求日益增加。在这一背景下，铁路建设事业迅速发展，线路运输日益繁忙，线路维护的工程量越来越大，从而对线路维护的质量和效率提出了更高的要求。针对这一发展形势，我国在1984 年从国外引进了大型养路机械进行线路维修和大修，铁路工务系统的作业方式和维修体制发生了根本性的改变，线路养护维修的质量和效率得到极大提高，施工与运行的矛盾得到很大程度的缓解，施工生产中的事故明显降低[1]。正是由于大型养路机械具有突出的优点，使其成为我国铁路维护中必不可少的现代化设备。

1997 年以来，我国铁路经历了五次大提速，线路列车密度进一步增加，从而对大型养路机械工作的质量、效率和安全性提出了更高的要求。安装大型养路机械监控系统可以有效的实时监控施工现场，减少施工人员，是提高线路维护质量、施工效率和安全性的有效手段，因此开发大型养路机械监控系统是十分必要的。

2 监控系统应具有的功能和性能

安装监控系统的目标是操作人员能够实时观察到大型养路机械四周的情况，便于控制施工质量，防止碰幢人或物，减少施工人员的数量，提高劳动效率。由于大型养路机械工作在恶劣的工作环境下，因此它还应该具有较好的适应客观环境的能力。根据上述要求，大型养路机械监控系统应具有以下功能和性能：

（1）可通过显示器实时观察到大型养路机械各工位的工作情况，工位图像稳定，实时性好；

（2）各工位的实时图像可同时显示，也可单独显示，图像之间可以切换；

（3）系统具备存储各工位实时图像的功能；

（4）系统工作电压在20～30V 之间；

（5）系统可适应的环境温度在－10～50 ℃之间；

（6）系统具有夜视功能，能够防雨雪、防尘、防风；

（7）系统产生的电磁辐射不能干扰大型养路机械的正常工作；

（8）系统具有较好的抗振性能。

3 监控系统设计

3.1 系统总体设计

近年来，数字视频处理技术得到广泛应用，该技术通过对视频模拟信号进行A/D 转换，把模拟信号转化为数字信号，数字信号具有更强的抗干扰能力。数字视频可操作性强，可以进行裁剪、查找、回放、缩放、变换等多种操作，比模拟视频处理技术处理图像的方式更加灵活，查询图像的速度更快，模拟系统需要几分钟才能完成的任务，数字系统在几秒内就能实现。数字视频处理技术可以扩展大容量的硬盘，数据存储量更大。而且通过TCP/IP、有线网络、DSL 等载体,用户可以进行网络远程连接，将本地视频数据传送到目的地或服务器进行存储和分析，如采用特殊图像处理技术开发相关的应用——人脸识别，运动检测、跟踪等。

TMS320DM642 是款高性能的数字信号处理芯片，能够处理多路视频信号，其硬件结构非常适合在视频处理系统中应用。其片上硬件资源丰富，具有网口、PCI 接口、HPI 接口、IIC 接口、串行口等多种接口，可广泛应用于视音频、网络、信号处理等。利用TMS320DM642 进行多路视频信号的处理，通过自带的10/100 M EMAC 网口可把数据发送到网络，TMS320DM642 的这些特点使它特别适用于视频处理硬件系统的开发[2～3]。

图1 大型养路机械监控系统架构

选用TMS320DM642 作为大型养路机械监控系统视频信号处理器的核心器件，片上的3 个视频口可以和外部的视频解码芯片实现无缝连接，通过IIC 总线接口配置解码芯片的内部寄存器，视频解码芯片和外部支持NTSC 或PAL 制式的摄像头连接，通过解码电路可以把模拟视频信号转换为YUV 格式的数字视频信号。由于原始视频数据占用内存空间比较大，必须经过压缩处理才能进行数据传输，这样可以降低数据占用的实际带宽，提高数据在网络中的传输速率，因此需要在TMS320DM642 中进行数字处理。TMS320DM642 的视频口即可以配置为接受外部视频流的输入口，也可以配置为输出视频流的输出口，DM642 的外部可以扩展视频编码电路，编码芯片把来自DM642的视频数据转化为标准的电视信号，并把电视信号送给显示器实现实时预览。同时，DM642 外部还可以扩展SDRAM 存储器和FLASH 存储器，用于存储视音频数据、程序及相关参数，借助于EMAC网络/外扩的1394 总线接口可把视频数据发送到网络或者发送到远程控制服务器，同时还可以利用其硬盘接口实现和外部大容量硬盘设备连接，便于存储视频数据[4]。大型养路机械监控系统的架构如图1 所示。

3.2 主要芯片选型

根据大型养路机械监控系统总体架构进行模块化设计，合理选择芯片，方能保证实现硬件系统的功能。

3.2.1 FPGA 芯片选型

在开始进行FPGA 模块设计之前，要根据FPGA 的工作频率和资源等多个方面进行综合考虑后选择合适的器件类型。当然，在选择FPGA 时通常还需结合以下几个因素：电气接口标准、封装类型、价格和开发工具的支持等情况[5]。

为了方便器件的设计与开发以及更好的扩大市场份额，赛灵思公司和Altera 公司分别提供各自的集成开发软件ISE 和QuartusⅡ[6]。该两款软件功能强大且操作界面友好，如果再结合第三方合作公司提供的技术支持，能够极大的方便开发人员充分地开发利用器件的性能。

考虑到赛灵思在FPGA 技术方面一直保持着明显的优势，并且技术支持比较全面，再结合实验室现有的资源综合考虑，本次设计选择赛灵思公司产品。芯片具体型号为XC3S500E-4FGG320C，属于性价比最高的Spartan-3E 系列。该芯片主要特点如下：90 nm 工艺；320 脚FBGA 封装；500 k系统门数；10476 个等效逻辑单元；20 个的专用乘法器；4 个数字时钟管理模块；最多可支持232个用户I/O 端口，其性能和资源已经远远满足本设计的需求[7]。

3.2.2 IEEE 1394 芯片选型

在1394 总线的规范中定义了总线节点之间的接口标准，主要包括物理层（PHY）和链路层（LLC）接口两部分[8]。因此，要实现外设与1394 总线间的通信需要选择合适的物理层芯片和链路层芯片。目前，能提供1394 总线接口芯片的厂商有很多，种类也很齐全，可以很容易地实现1394 总线接口的设计。

通过比较1394 总线接口的PHY 芯片选用TI 公司生产的TSB41AB3，该芯片是1394a 总线的标准PHY 芯片，主要负责数据的传输，提供完善的收发功能。TSB41AB3 提供3 个物理端口，每个端口都有两对差分线收发器，支持等时传输和异步传输，支持100 Mbit/s、200 Mbit/s、400 Mbit/s 的不同传输速率，能和LLC 芯片实现无缝连接。

为了提高系统的稳定性和更好的兼容性，LLC 芯片选用同是TI 公司的TSB12LV32 芯片，该芯片是一款高性能通用1394 总线LLC 控制芯片，具有微控制器接口和数据迁移（DM）接口两部分端口资源[9]。

通过TSB41AB3 芯片和TSB12LV32 芯片的配合使用，实现1394 总线接口的设计，为DSP 与PC 上位机构建了一个高速数据传输通道。

3.2.3 DSP 芯片选型

对于DSP 芯片来说，运算速度的大小代表着DSP 处理数据的能力，这是也选择DSP 芯片主要参考因素之一。同时，还应根据实际应用来考虑芯片的硬件资源以及芯片的价格、封装类型和功耗等因素。其次，还要考虑芯片是否拥有完善的开发工具。一个完善的开发工具对于设计一个DSP 系统来说是至关重要的，尤其当设计一个复杂的DSP 系统时。倘若没有开发工具的支持，不仅增加了系统的开发难度，而且也不利于提高系统的可移植性、扩展性。

总之，需要根据应用系统的功能需求客观地选择一款价格适中又能满足性能要求的DSP 芯片。根据以上选择原则，同时考虑了芯片的应用是否成熟、购买渠道是否多样化、芯片订购方式是否方便、开发套件是否完善以及订货周期长短等一些因素。

依据上述考虑因素，选择了TI 公司推出的一款32 位定点DSP 芯片—TMS320DM642AZDK6（简称DM642）。DM642 芯片采用BGA 封装，引脚间距为0.8 mm，共有548 个引脚，包括电源（内核电源和I/O 电源）引脚、地引脚、JTAG 引脚、数据总线和地址总线引脚、EMIFA 控制引脚、时钟引脚、视频口引脚、网口引脚、音频口引脚、串行口引脚等[16]。DM642 芯片的工作频率可以由内部的PLL 锁相环进行倍频处理，根据外部输入时钟，经倍频处理后频率最高可达720 MHz，特别适合多媒体数字信号的处理。

3.3 TMS320DM642 片上资源及上电复位设置

DM642 芯片内部采用哈弗结构，使用第二代VelociTITM 超长指令集，具有专门的硬件乘法器，采用先进的流水线操作，具有较强数字信号处理能力。其主要应用对象为数字媒体，属于TI DSP 系列里高端产品芯片。

3.3.1 DM642 片上资源

DM642 芯片带有3 个可配置的视频口（VP0～VP2），支持多种标准格式的视频图像的输入或输出；1 个音频串行口McASP；2 个RS232 驱动的多通道串行口McBSP；一个内插控制单元（VIC），可以通过编程方便的实现音/视频同步。其中，每个视频口被划分为A、B 两个可配置的通道，通过设置相关寄存器，每个通道既可以配置为视频输入口也可以配置为输出口，但是同一个视频口的A、B 两个通道只能同时设置为输入或输出。VP0 与VP1 端口通道分别与MCBSP 和MCASP 接口引脚复用，通过配置可以设置为不同的组合方式。VP0 和VP1 均可以配置为为独立的20 位视频口，也可配置为视频口和串行口的组合端口，或配置为视频口和音频口的组合端口。VP2 口的设置情况类似，但不同之处在于VP2 口引脚需单独使用。

DM642 拥有1 个10/100 M EMAC 接口；1 个32 位的主/从PCI 接口；1 个可配置的16/32 位的HPI主机接口和1 个数据管理输出模块MDIO 接口，它们引脚复用。复用的引脚可以配置为1 个独立的32位PCI 接口、1 个独立的32 位HPI 接口或1 个16 位HPI 接口和1 个EMAC 接口的复合端口。

DM642 的GPIO 接口具有16 个可设置的通用输入/输出引脚，部分引脚与其他接口的引脚是复用的。其中，GP0 还作为GP0INT 中断的输出引脚，DM642 复位时，GP0 必须保持低电平。GP1 引脚和GP2 引脚与CLKOUT4 和CLKOUT6 复用；GP3 除了用作输入/输出引脚外，还用作PCI 自动初始化控制。GP4、GP5、GP6 和GP7 引脚和外部中断EXT_INT4、EXT_INT5、EXT_INT6 和EXT_INT7复用。GP8 引脚可作为输入/输出引脚，也可以作为VIC 的D/A 输出引脚，还可以作为PCI 接口时钟频率选择引脚。此外，通过设置相关中断寄存器后GPIO 引脚信号还可以用来产生CPU 中断和EDMA 中断。GP[15:0]引脚均能产生EDMA 事件，但是只有GP0、GP4、GP5、GP6 和GP7 引脚能产生CPU 中断。

DM642 外部存储器接口EMIFA 拥有宽度为64 位的数据总线，利用其扩展外部存储器时，能够与外部32 位或64 位的存储器实现无缝连接，并且最大可寻址空间为1G。为了将外扩的外部存储器映射在4 个不同空间中以便对其进行操作，可以将DM642 偏上的CE0~CE3 引脚信号作为外部存储器的片选信号。

3.3.2 上电复位引脚设置

DM642 在上电复位过程中，首先需要读取某些引脚的状态，根据这些引脚的电平状态实现对硬件资源的初始化，比如选择启动方式、配置GPIO 口和PCI 口等。复位完成后，可通过编程设置相应的寄存器重新对硬件资源进行设置。

GP0 引脚作为GP0INT 中断的输出引脚，在DM642 复位阶段，GP0 引脚必须保持低电平，GP0需接1 KΩ 左右的下拉电阻。TOUT1/LENDIAN 引脚状态决定了DM642 的Endian 模式，在设计电路中可以同时连接一个1KΩ 大小的上拉电阻和下拉电阻，这样在焊接电路板时，能够根据实际系统的功能要求来焊接一个上拉或下拉电阻。DM642 芯片复位完成后，通过编程设置LEND 字段，可以调整DM642 的Endian 模式。

上电复位时，DM642 的引导方式可以通过AEA22 和AEA21 两个引脚的逻辑组合用来设置，即将AEA22 和AEA21 两个引脚端接一个1 KΩ 大小的上拉电阻或下拉电阻。

当利用EMIFA 接口进行存储器扩展时，DM642 会根据AEA20 和AEA19 两个引脚的状态来设置外部存储器的输入时钟源。因此，需要根据系统需要在两引脚上正确的连接上拉或下拉电阻，电阻值同样可以选择1 KΩ 即可。DM642 复位结束后，若想改变EMIFA 接口的工作时钟频率和时钟源，可通过重新设置AECLKIN_SEL[1︰0]字段进行调整。

GP3/PCIEEAI 引脚的电平状态用来设置PCI 接口的初始化方式，如果系统使用了PCI 外设，该引脚必须端接一个上拉或下拉电阻；如果系统禁用PCI 外设，那么在DM642 复位阶段，GP3/PCIEEAI引脚不能接上拉电阻。