基于SRIO总线的数字信号处理系统的实现

李少龙， 高 俊， 娄景艺， 邱 昊

(海军工程大学 电子工程学院，湖北 武汉 430033)

0 引言

语音、图像及视频等数据信息的传输对数字处理系统性能提出了很高的要求，要求传输系统能够实时的、迅速的、可靠的处理接收到的信息[1]。但由于技术受限，表征系统性能好坏的CPU内核性能和CPU可用带宽之间的差距由于发展不均衡在不断扩大。总线频率的提高仍然滞后于处理器频率的增长，互连总线的性能从而成为嵌入式系统性能提高的新的瓶颈。

传统的分级共享总线的带宽和数据率都很低，其性能已经达到极限，不能满足未来嵌入式系统对性能的要求。由 Freescal和 Mercury共同研发的RapidIO互连技术孕育而生。RapidIO互连架构是一种开放的高性能点对点包交换技术，具有很高的可靠性和较少的引脚数，具有较小的延迟和较大的带宽。RapidIO总线技术主要用于系统内部互联，并且支持芯片到芯片通信和板到板间的通信，2.0规范中已经可以实现40Gbps的带宽。RapidIO技术能满足嵌入式基础设施在应用方面的广泛要求。

1 RapidIO协议简介

RapidIO规范是是世界上第一个嵌入式互连国际开放标准，由RapidIO行业协会支持开发，并指导 RapidIO架构的未来发展方向以及推动 RapidIO架构的应用。

RapidIO技术是一种高性能、高可靠的基于包交换的互连技术[2]。它包括 2类技术：面向高性能微处理器、网络处理器及高性能底板互连的并行接口；面向串行背板、DSP和相关串行控制应用的串行接口。8 /16位并行链路主要用于系统内部互联，适合于近距离传输和对延迟有严格要求的应用。1x/4x串行链路则适合传输距离长、引脚数目有限且对延迟要求不高的应用[3]。得到广泛应用的是串行技术，串行和并行RapidIO具有相同的编程模型、事务处理和寻址机制。

RapidIO协议由2种实体组成：数据包和控制字符。数据包提供了终端节点间进行逻辑事务处理的接口，控制字符则为物理层提供了握手机制。RapidIO协议由逻辑层、传输层和物理层构成，其层次结构如图 1所示[4]。逻辑层位于最高层，说明在 RapidIO中应用程序如何通信。传输层定义了RapidIO的地址空间并提供了报文在端点设备间传输所必要的路由信息。物理层描述设备接口级，包括器件级接口的细节。该协议最明显的一个特点就是RapidIO采用了单一的公用传输层规范来相容、会聚不同的逻辑层和物理层。在任意层对事务类型进行修改或增减都不会更改到其它层的规范，具有很强的灵活可变性。这样就使得系统的可扩展性，模块化以及重用机制成为可能。

图1 RapidIO三层体系结构

1个简单的 RapidIO应用系统是围绕交换机来组织的。他由2个基本模块来构建：端点器件和交换器件。RapidIO端点之间不会直接连接而是通过介于两者之间的交换机实现互联。请求包从发起端点送往目标端点是通过交换机解释包中的传输层信息，获取目标地址，查找路由表并进行路由而完成的。这样使得系统中的多个端点可以并行通讯，有效提高了系统的效率和可靠性。一个简单的RapidIO交换结构如图2所示。

图2 简单RapidIO交换结构

2 数字信号处理系统框架的设计

这里数字信号处理系统框架的设计是基于串行RapidIO。随着数字业务的增加和复杂化，同样为了便于系统维护，现在数字信号处理系统已经逐渐形成模块化设计。整个系统由很多模块构成，每个模块均有数字信号处理的能力，但每个模块根据实际需要所承担的任务不同，这样单板出现故障修复时不影响其他板的工作。如下图3所示，整个数字信号处理系统由集成在RapidIO总线上的各个子系统组成。

图3 数字信号处理系统示意

由图3可见整个系统由一个RapidIO交换模块和多个信号处理模块构成。各个系统相互合作完成数字信号的处理的任务，各个模块之间的数据交换主要通过 RapidIO交换板来完成[5]，整个系统之间的相互作用如图4所示。

图4 基于串行RapidIO的数字信号处理系统框架

在图4基于串行RapidIO的互连结构中，系统中集成在信号处理模块中的高速串行RapidIO接口都连接到RapidIO交换板，通过对交换板的配置来实现各个模块间的高速互连[6]。RapidIO交换板是模块间相互通信的桥梁，也是整个系统中各个模块对外通信的枢纽。

3 数字信号处理系统的设计

这里的数字信号处理系统的设计是基于串行RapidIO总线。由图 4可得出数字信号处理系统由信号处理模块和RapidIO交换模块构成。信号处理模块相当于 RapidIO拓扑结构中的端点，RapidIO交换模块相当于RapidIO拓扑结构中的交换器件。其中信号处理模块数据处理功能主要有 FPGA芯片完成，RapidIO交换模块交换功能主要由Tsi578专用芯片完成。

3.1 基于FPGA的RapidIO IP核信号处理模块的设计

IP核是一种预定义的并经过验证的功能模块，他可以根据设计的需要集成到系统的设计中去。基于 IP核设计的主要特点是可重复使用已有的设计模块，缩短设计时间，减少设计风险，并提高系统性能。利用VHDL语言实现用户自定义逻辑并结合调用的 IP核便可实现相应的功能。Altera公司推出的支持RapidIO ®2.1规范的串行RapidIO内核可支持多大 4个通道，每个通道速率为 5GBaud。该 IP核专门针对拥有多个嵌入式收发器的Stratix系列FPGA芯片而优化。

本设计中采用的是 Altera公司的 StratixⅡGX系列FPGA芯片。StratixⅡ GX系列芯片是Altera研制的第三代集成了嵌入式收发器的FPGA。StratixⅡ GX FPGA的20个低功耗收发器工作在622 Mb/s至6.375 Gb/s工作范围内，为需要高速串行收发器的大量应用和协议提供了完整的可编程解决方案。经过优化的收发器拥有较强的抑制噪声能力和优秀的抖动性能，收发器能够在长度超过40英寸的电路板和背板上进行高速数据收发工作。收发器含有的多种特性能确保在较高数据速率下实现信号完整性，同时降低系统的功耗。经过优化设计的该系列FPGA芯片，能够为需要高速串行I/O协议的应用提供功能强大的解决方案。本方案采用 StratixⅡGX30系列芯片作为数字信号处理芯片。

根据以上的基于串行RapidIO的数字信号处理系统框架以及所选的芯片，所设计的基于 RapidIO核的信号处理模块如图5所示[7]。

图5 基于RapidIO核的信号处理模块

由图5可见数字信号处理的流程为：中频输入信号 IF_AD被天线接收后经过模数转化芯片LTC2209变为数字信号，数字信号在 FPGA芯片EP2SGX30芯片中经过混频，滤波，降采样以及解调之后，窄带信号经数模转换芯片AD5764变为音频信号输出，宽带信号经数模转换芯片AD9957变为音频信号输出，DSP芯片 TMS320C6416负责信号的部分处理，并与FPGA交换数据以及产生相关控制信号。当数据需要传到其他模块进行处理或者其他模块信号需要本模块的相关信息时，均通过集成在FPGA芯片中的RapidIO核进行交换，由于RapidIO核集成了嵌入式收发器，所以最终直接进行数据接收和发送的是嵌入式收发器，嵌入式收发器相当于RapidIO的物理层。

3.2 RapidIO交换结构设计

信号处理模块之间需要相互通信时，必须有一个交换结构为他们建立链接线路。本方案中采用Tsi578作为SRIO交换器件，Tsi578是Tundra公司研发的第三代支持串/并行RapidIO协议的交换机，他能支持80 Gb/s的聚合带宽。他在前Tsi568的基础上增加了包括广播、传输管理和可编程的缓存深度等新功能。该芯片可支援串行RapidIO的处理器和周边设备。Tsi578有多达8个4x模式端口或者16个 1x模式端口，灵活的选择端口配置，可以得到多种端口带宽和频率选项。借助于Tsi578系列交换机，用户可在成本受控的情况下开发出功能强大，性能优越的系统。

本数字信号处理系统交换结构硬件实现框图如图6所示。该系统以Tsi578芯片为核心，同时集成了5个信号处理模块，每个Tsi578可提供16个1x模式的 SRIO端口，由于每个模块均使用串行RapidIO，将每个模块连接到其中的一个1x端口上。通过对Tsi578的配置，在上电时系统自动建立路由表，完成每个端口间的链路的建立。

图6 数字信号系统交换结构

4 结语

该文在串行RapidIO的基础上提出了基于串行RapidIO的数字信号处理系统架构，使得高速数据能够得到有效可靠地传输。RapidIO互连结构是一种高性能点对点的包交换技术,他所具备的高宽带，低延迟，高可靠性能的优点为系统内部通信提供了非常好的解决方案。随着RapidIO生态系统的建立及完善，未来RapidIO将会得到更广泛的应用并占据更多的市场，其发展前景非常广阔，值得国内同行深入研究。

[1]王帆，刘云.串行 RapidIO在多 DSP系统中的应用初探[J].计算机与数字工程，2008，36（08）：204-207.

[2]SAM FULLER.RapidIO 嵌入式系统互连[M].北京:电子工业出版社,2006.

[3]戴萧嫣,王立恒,李圣昆,等.基于LVDS的长线传输模块设计[J].通信技术,2009,42(11):4-6.

[4]崔维嘉,樊少杰.新一代的总线结构──RapidIO[J].通信技术，2001(04):49-50.

[5]林玲,蒋俊,黎明,等.RapidIO在多处理器系统互连中应用[J].计算机工程，2006,32(04):244-246.

[6]邓豹，赵小冬.基于串行RapidIO的嵌入式互连研究[航空计算技术，2005，38（03）：123-126.

[7]吕遵明，王彦刚.基于串行 RapidIO的通用数字信号理模块设计[J].信息化研究，2009，35（09）：39-4[8]张小莉.基于串口的DSP软件下载设计与实现[J].信安全与通信保密,2012(01):70-71.

[9]孟惠霞.MATLAB-DSP集成环境下的 FIR数字滤波器计[J].信息安全与通信保密,2009(06):58-59,63.