基于FPGA的GNSS接收机抗干扰的设计

何 訸 张旭东

(电子科技大学 成都 611731)

1 引言

虽然如何摆脱敌方的干扰仍是一个很难解决的问题，但是经过研究人员多年的研究，在如何解决抗干扰问题上取得了巨大的成果。其主要思想是将数字信号处理技术应用到卫星导航接收机，通过数字信号处理技术对卫星接收信号经过滤波处理来抑制干扰，降低干扰对卫星导航系统的威胁，从而提高卫星导航系统抗干扰性能。其中包括应用于窄带干扰抑制的窄带和应用于宽带干扰抑制的宽带干扰抑制技术。

2 GNSS接收机抗干扰原理

对GNSS接收机产生影响主要是窄带干扰和宽带干扰，所以，可以分别使用频域抗干扰和空域抗干扰技术分别对窄带干扰和宽带干扰进行抑制。

2.1 频域抗干扰的基本原理

由于GNSS是扩频信号，其功率要比噪声的功率还要低30dB，也就是说信号完全被噪声淹没。所以，在没有干扰的影响下，接收到的卫星信号从频谱上来看是平坦的。若接收到的信号含有干扰信号，特别是在含有强的窄带干扰信号的情况下，接收到的卫星信号的频谱不会再是平坦的，在干扰频点对应的幅度谱线会很大。所以，通过计算接收机接收到的卫星信号的频谱，就能够很容易的把窄带干扰的信号频点检测出来。

频域抗干扰的框图如图1所示。

图1 频域抗干扰原理图

2.2 空域抗干扰的基本原理

频域抗干扰技术能够很好的抑制带宽不是很宽的点频干扰或者窄带干扰，但如果干扰信号是一个宽带信号，频域抗干扰技术就起不到应有的作用。因此，我们可以采用空间滤波器对干扰信号进行抑制。

在数字信号处理中，可以利用横向滤波器对离散时间信号进行滤波，可以使信号的某些期望频率成分通过滤波器，抑制其它频率成分，类似地，利用空域滤波器处理阵列接收信号，通过改变滤波器的权值，可以使某些期望方向的信号通过滤波器，同时抑制其它方向的滤波器，如图2所示。

图2 空域滤波器框图

3 GNSS接收机抗干扰模块设计方案

频域抗干扰和空域抗干扰有各自的优缺点，频域抗干扰对窄带干扰抑制明显，对宽带干扰抑制效果不好，而空域抗干扰对宽带干扰有很好的抑制效果，但同时空域抗干扰对期望信号与干扰信号之间的夹角有要求，当干扰信号与期望信号之间夹角很小时，抑制干扰信号的同时也会使期望信号的功率受到衰减。而频域抗干扰没有角度的要求。所以采用单一的抗干扰技术无法应付所有类型的干扰。应该把这些抗干扰技术有效的结合起来，使接收机在复杂的环境下进行有效的抑制干扰。

3.1 频域和空域的级联方案及仿真

3.1.1 频域和空域的级联方案

进入阵列的信号首先经过频域抗干扰将窄带干扰滤除，而宽带干扰则由空间滤波器来滤除。在这种级联的方式下，两个抗干扰模块之间的分工很明确，频域抗干扰技术抑制窄带干扰，而空间滤波器抑制宽带干扰，这样可以避免用空域干扰来抑制与期望信号夹角比较小的窄带信号，减少接收到的有用信号的衰减，这种级联的方式有效的发挥频域和空域抗干扰的各自优势，并且尽量避免这两种抗干扰技术的缺点。其框图见图3。

图3 频域-空域联合抗干扰框图

3.1.2 Matlab仿真结果

由仿真结果可以得出级联的方案是可行的，能够很好的抑制干扰。

3.2 频域抗干扰的模块的算法设计

频域抗干扰模块是基于图1设计的。

图4 频域与空域级联方案仿真图

3.2.1 加窗重叠的FFT算法

FFT变换隐含了对长度为N的截断序列进行周期拓展，如果截断后序列在边界不连续，则会导致信号经过FFT变换之后出现能量泄露，从而使窄带干扰信号的能量对临近的频谱产生严重的污染。为了减轻FFT变换的能量泄露问题，常用的方法是在对信号进FFT之前进行加窗，在方案中我们选用1024点海明窗函数，窗函数的引入使得截断序列的边界变得平滑，因此，可以减少FFT变换带来的能量泄露问题。但是，由于窗函数的引入也使得信号波形产生失真，在此采用N/2重叠相加法来减轻加窗给信号波形带来的失真。

3.2.2 干扰抑制算法

由于该接收机是工作在强干扰的情况下，故本方案频域抗干扰抑制模块采用门限检测算法，它只对高于门限值的谱线进行处理，当输入信号没有干扰的时候，就不会存在高于门限的谱线，门限不会对谱线做任何处理，所以不会对信号产生失真。同时该算法也很容易硬件实现。

3.2.3 Matlab仿真结果

由图5可以看出，频域抗干扰模块很好的完成了窄带干扰的抑制。

图5 Matlab仿真结果

3.3 空域抗干扰模块的算法

宽带干扰的一种干扰抑制方式就是利用数字波束形成的方法，即采用空域滤波的方法在宽带干扰信号的方向上形成零点。Gecan 和Zoltowski［3，4］提出利用功率最小化准则的自适应调零天线方案，采用标准的空域滤波方案，并优化了这类算法，提出直接估计梯度的算法，加速算法的收敛，使其适用于移动环境。

功率倒置算法不需要任何的先验信息，它是将输入信号的加权作为误差信号，使输出的均方误差最小，该算法对低于噪声的信号不敏感，但能在干扰信号的来向上产生零陷，且干扰信号越强，零陷越深。同时它对期望信号不会产生太大的衰减，所以在空域抗干扰模块中采用功率倒置算法。后面的仿真也验证了功率倒置算法能够有效的抑制干扰。

3.3.1 功率倒置算法

M元功率倒置自适应阵结构如图2所示，阵列输入信号矢量为 x=［x1，x2，…，xM］T，ωi为各路加权系数，权系数矢量为 ω =［ω1，ω2，…，ωM］T，阵列输出信号为y=ωxH，阵列输出功率为:

其中，Rxx=E(xxH)为接收信号矢量的自相关矩阵。功率倒置算法是基于线性约束最小方差准则建立起来的，其约束条件为 ωHs0=1，其中 s0=［1，0，…，0］T，则其约束条件变成ω1=1，即要求第1支路的加权系数始终为1，这样就保证了在输出功率为最小的情况下，不会得到加权系数全为零的无意义解。

根据以上分析，功率倒置算法的加权系数ω要满足:

为了避免矩阵求逆运算，可以先设置一个加权系数初值ω(0)，然后利用最陡梯度下降算法，沿着Pout减小最快的方向自适应调整ω，最终可以得到功率倒置算法的递推公式:

3.3.2 Matlab仿真结果

本方案阵列天线采用四元加芯Y阵，仿真了两种干扰情形:a.接收信号中含有两个干扰信号，其方位角和仰角分别为(30°，20°)和(130°，50°);b.接收信号中含有三个干扰信号，其方位角和仰角分别为(30°，20°)、(130°，50°)和(330°，50°)，形成的干扰抑制立体图见图6(a)和图6(b)。

从仿真的结果可以看出，功率倒置算法对强干扰信号抑制大约55dB左右，使得干扰功率也可以下降到噪声功率以下。由此可知，功率倒置算法可以适合作为空域抗干扰的算法。

图6 不同干扰下的方向图

4 抗干扰模块的FPGA实现

抗干扰模块是在GNSS接收机的基带信号处理板上实现的。方案中采用的FPGA芯片是ALTERA公司的EP2S90F780I4N。

4.1 频域抗干扰算法的FPGA实现

首先把窗函数存放在ROM中，然后读出数据与输入数据相乘，得到的结果进行FFT变换，FFT变换可以调用ALTERA公司的IPCORE。可以缩短设计的时间。

图9 IFFT的时序图

4.2 空域抗干扰算法的FPGA实现

空域抗干扰采用的是功率倒置算法.主要是由权值更新子模块和加权子模块来实现，图10显示了由Synplify综合后得到的RTL级电路图，权值更新模块是电路中最核心的部分，功率倒置算法主要在它的内部实现，图11显示了权值更新的RTL级电路图。

4.3 空频联合抗干扰的FPGA实现

前文分别论述了频域抗干扰的FPGA和空域抗干扰的FPGA实现，以及已经给出的频域空域级联的方案。只需要把频域和空域抗干扰模块组合起来就可以实现既定的功能。四路经过DDC的数据首先分别送到四个频域抗干扰模块，抑制窄带干扰，然后送到空域抗干扰模块进行宽带干扰抑制。

图12 硬件实现与仿真方向图对比

将经过抗干扰模块处理过的信号送到捕获跟踪程序中，能够正确的捕获和跟踪到GNSS信号，这说明抗干扰模块起到了抗干扰作用，达到了预期的效果。

5 结束语

GNSS抗干扰接收机是GNSS接收机研究领域的一个热点问题，存在不少难点。利用本文提出的空域-频域级联的抗干扰方案可以有效的抑制干扰，可以为后续的定位解算功能提供干净的卫星信号。但是，本方案还是有缺点，特别是针对宽带干扰与期望信号夹角很小的时候，功率倒置法在衰减信号的同时也会损失期望信号的功率，倒置信号的信噪比下降，为后续的处理带来难度。

［1］龚耀寰.自适应滤波——时域自适应滤波和智能天线［M］.北京:电子工业出版社，2003，36－304.

［2］Elliott K.GPS原理与应用(邱致和，王万义译)［M］.北京:电子工业出版社，2004，90－150.

［3］M.D.Zoltowsli and A.S.Gecan.Advanced Adaptive Null Steering Concepts for GPS［C］.Milcom 95，1995，3:1214－1218.

［4］A.S.Gecan and M.D.Zoltowski.Power Minimization Techniques for GPS Null Steering Antennas［C］.Institute of Navigation(ION)Conference，Palm Springs，CA，Sept.1995，13－15.

［5］王运东，徐锦，李军.GPS接收机系统抗干扰技术［J］.船舶电子工程，2006，26(3):31－35.

［6］陈新富，谷春燕，易克初.DS/SS通信系统多个窄带干扰消除算法研究［J］.系统工程与电子技术，2003:1015－1019.

［7］李洪伟，袁斯华.基于 Quartus II的 FPGA/CPLD设计［M］，北京:电子工业出版社，2006.

［8］FFT MegaCore Function User Guide［M］.Mega-Core Version 8.0， Altera Corporation，April 2006.