基于TSK3000A视频采集系统IP核设计

邓健志，程小辉

（桂林理工大学，广西 桂林 541004）

视频采集系统逐步在各行各业中得到应用，数据视频终端使用得越来越多，而目前已有前段获取的模拟视频信号，因此还需要将其转换为数字视频信号。视频采集已经有了一些专用的芯片。由于FPGA的出现，使用者可以设计定制满足自身需要的IP核芯片。本文就是设计了一种基于TSK3000A的视频采集系统IP核，并在NB2开发验证平台上，对设计进行验证。

1 系统结构

该设计的系统可以将模拟视频信号转化成数字视频信号，并在LCD屏显示出来。系统由5部分组成:视频采集模块、控制模块、显示模块、存储器和电源。系统结构如图1所示。系统可以通过视频采集模块的视频信号接口，接收来自模拟摄像头、模拟有线电视信号等NTSC或PAL格式的模拟视频信号，并利用视频信号解码器，将模拟信号转化成相应的数字信号。然后，将该数字信号传送给微控制器模块，由该模块对此数字视频信号进行一系列处理之后，转化成RGB数字信号，并输出给显示模块。

其中，视频采集模块核心是TVP5150。TVP5150是TI公司推出的低功耗视频解码器，可以用于将NTSC和PAL格式的视频信号转换成8 bit的ITU-R BT656格式。ITU-R BT656是国际电信联盟无线电通信部门提出的视频标准。

ITU-RBT.601是“演播室数字电视编码参数”标准，而ITU-R BT.656则是该标准中的数字接口标准，用于数字视频设备之间的27 MHz的并口或者243 Mbit/s串行接口的数字传输接口标准，被广泛用于数字电视、PDA、移动电话以及各类便携式视频终端。

开发验证平台采用的是Altium Designer公司制作的芯片级开发验证平台NanoBoard 2（简称NB2），带有丰富的资源:TFT 触摸屏、可编程时钟、RS-232、CAN、PS/2、AD/DA转换、大容量SRAM和Flash、JTAG接头兼容、USB 2.0、I2C，另外还带有音/视频外设板，CF、SD、ATA的存储外设板，以太网接口、IrDA数据通信外设板。很适合与Altium Designer一体化电子设计系统无缝协作，进行可编程器件快速的系统开发和实现[1-2]。

2 视频采集系统IP核设计

2.1 TSK3000A IP核

TSK3000A是采用哈弗架构的32位RISC微处理器，专门设计用于在FPGA上搭建一个32位平台，有32×32位的硬件乘法器和除法器，寻址空间达到了4 Gbyte，可以很方便的将8位或者32位的系统移植上去。TSK3000A所有的指令都是32位的，支持5线程的处理方式，且每条指令都可以在1个时钟周期执行完毕，有着非常好的处理性能。并且TSK3000A的IP核可以非常方便的与Wishbone并行总线。

2.2 Wishbone总线规范

Wishbone总线由Silicore公司提出，现由OpenCores组织维护，用于在IP核之间建立一个通用接口。Wish⁃bone地址和数据都是32位总线，且支持小于32位的地址数据通信。Wishbone总线最多可以连接8个主设备，16个从设备。当多个主设备同时申请控制时，由仲裁机制决定各主设备如何访问共享总线。Wishbone总线作为免费的IP核接口规范，简单、开放、高效、利于实现。

2.3 控制模块IP核

该设计采用了基于Openbus的系统设计方式，在FPGA软核设计时采用Openbus，可以更方便的实现处理器IP核与外设IP核之间的连接。在设计时，Openbus设计类似普通的原理图设计方式，但是将复杂的信号连接转化成设备单线输入输出的连接，省去了很多配置的过程，简化了FPGA的设计。

设计中的控制模块IP核主要由微控制器IP核与外设控制IP核组成，IP核的连接主要是采用Wishbone总线的设计模式。该设计基于Openbus的控制模块IP核原理图，如图2所示。TSK3000A是32位的RISC微处理器IP核，INTERCON1和INTERCON2是Wishbone多从设备并行总线IP核，MASTER1和MASTER2是基于Wishbone多主设备并行总线IP核，PRTIO是符合Wishbone总线标准的并行接口IP核，I2CM是I2C总机控制器IP核，BT656是视频采集控制器接口IP核，MEM_CTRL_1和MEM_CTRL_2是基于Wishbone总线的存储器控制器IP核，TFT是TFT液晶控制器IP核。

TSK3000A提供了到存储器和其他通用I/O设备的接口，通过Wishbone并行总线与存储器接口IP核以及其他外设控制器IP核相连。

INTERCON1和INTERCON2是基于Wishbone多从设备并行总线wb_intercon的IP核。用于微处理器IP核与多个从设备IP核相连。在设计中，INTER⁃CON1连接了Wishbone总线的通用并行接口PRTIO，I2C总机控制器I2CM，视频采集控制器接口BT656和液晶控制器TFT。INTERCON2连接了外部存储器控制IP核。

MASTER核是基于Wishbone多主机并行总线wb_multmaster的IP核，用于将从设备与多个主设备相连接。

PRTIO是符合Wishbone总线的并行接口IP核，主要用于连接存储器以及一些通用IO设备。

I2CM是I2C总机控制器，用于微控制器与I2C总线设备的连接。I2C总线是两线串行总线标准，一条是串行数据线SDA，一条是串行时钟线SCL。带有数据冲突检测和仲裁功能，支持多主机总线，用于连接微控制器及其外设。

BT656视频采集控制器接口用于连接NB2板上的TVP5150，将输入的S-Video和composite video的信号转换成ITU-R BT656格式的数据，并将BT656数据流转换成存储器镜像文件以保存在外部存储器，以便稍后读取或显示。

TFT控制器IP核提供了1个微控制器TSK3000A到TFT真彩LCD屏的32位数据接口，可以从外部存储器获取16 bit/pixel的视频数据，刷新率可以达到50 MHz。

2.4 IP核参数设置

设计采用TSK3000A微处理器，需要设置微处理器的工作模式:内部存储器2 k×32 bit，选择使用处理器内部硬件乘法/除法单元MDU，并采用基于JTAG接口的片上调试系统，如图3所示。

TSK3000A的I/O功能口地址空间映射设置如下:

TSK3000A外部存储器的地址空间映射设置如下:

系统外部扩展了3片存储器，采用的是Samsung公司的K6R40系列SRAM，分别用作视频显示数据和视频采集数据的存储，对应的控制器IP核是Mem_Ctrl_1和Mem_Ctrl_2。

视频显示存储器控制器IP核Mem_Ctrl_1设置为:存储器类型为异步SRAM，存储空间为1 Mbyte，数据总线宽度为16 bit。系统时钟设置为50 MHz，存储器读时钟为2个时钟周期；写时钟为1个时钟周期。

视频采集存储器控制器IP核Mem_Ctrl_2设置为:存储器类型为异步SRAM，存储空间为1 Mbyte，数据总线宽度为16 bit。存储器读时钟为2个时钟周期；写时钟为1个时钟周期。

2.5 系统硬件电路

系统的IP核需下载到FPGA内，FPGA外部电路如图4所示。RST通过1个非门连接NB2上的测试按键，CLK连接外部时钟源，PRTIO连接1组LED灯，BT656与I2CM连接TVP5150视频采集模块，TFT连接NB2上液晶显示模块，MEM_CTRL_1_MEM0和MEM_CTRL_1_MEM1连接2片视频采集SRAM，MEM_CTRL_2连接1片视频显示数据SRAM[3-4]。

3 约束文件与软件设计

3.1 系统约束文件配置

Constraint是FPGA工程的约束文件，指定了FPGA的目标器件、引脚I/O设置和端口映射等。在FPGA工程编译、综合时，综合器需要通过约束文件对FPGA内部硬件电路进行布局布线，以使电路能够工作。

设计采用Altium Designer 09和NB2板，在完成原理图编译后，系统会自动加载4个约束文件:NB2母板约束文件 NB2DSK01_08_DB30_06_MAPING 和 NB2DSK01_08、Xilinx子板约束文件DB30.06、音频/视频外设板约束文件PB01.07。

另外，还要添加1个时序约束文件，用于定义FPGA的时钟频率，即给设置为CLK_BRD的IO端口设置1个50 MHz的时钟。该文件如下:

Record=Constraint|TargetKind=Port|TargetId=CLK_BRD|FP⁃GA_CLOCK_FREQUENCY=50 MHz

3.2 软件部分

该设计中，视频数据的处理，主要通过硬件IP核的功能实现，因此软件设计方面较为简单。存储器映射通过Hardware.h设置各部分所使用的存储器空间的起始地址和空间大小。

在主函数中，首先定义了屏幕的分辨力、中心，存储器堆栈设置，处理器时钟，初始化TFT、I2C总线、视频采集模块等。此外，显示视频数据时，采用逐行逐点扫描显示的方式，对应代码为:

4 系统编译综合及功能验证

NB2的XILINX子板采用的FPGA器件是Spartan-3系列的XC3S1500-4FG676C FPGA，该芯片有15×106个逻辑门，26624 个逻辑单元，487个用户自定义I/O，208 kbit的distributed Ram和576 kbit的block ram，32个dedicated mulitiplier等。在该设计使用的芯片资源有:205个I/O，5个Ramb16s，共6025 个逻辑门等，如图5所示。

设计采用的是Hitachi公司分辨力为240×320的TX09D50的TFT真彩屏，在视频采集端接入机顶盒输出的模拟电视信号，显示效果如图6所示。

5 结语

该设计介绍了基于TSK3000A的视频采集系统IP核。设计采用了32位微控制器TSK3000A、通用Wish⁃bone总线规范IP核和BT656视频标准等。在FPGA软核设计方面，采用了基于Openbus总线的系统设计方式。在Xilinx公司的Spartan-3系列FPGA芯片上下载实现，并接入NB2平台平台进行验证。设计的系统可以将输入的模拟视频信号处理之后显示在TFT真彩LCD屏上，图像清晰，系统稳定，可移植性好，设计周期短[5]。

[1]邓健志，程小辉.矿山救援系统的人机接口设计[J].煤矿机械，2008，29（3）:188-190.

[2]焦国胜，秦会斌.嵌入式视频采集与显示系统设计[J].杭州电子科技大学学报，2011（6）:14-17.

[3]李昌峻.基于SOPC的视频采集系统设计[J].电子元器件应用，2008（1）:32-34.

[4]王凯.基于TVP5150的视频LCD显示设计[J].电子设计工程，2011（1）:178-182.

[5]Texas Instruments.TVP5150A/TVP5150AM1DataManual[EB/OL].[2011-07-20].http://www.docin.com/p-13852338.html.