基于VPX架构和第四代Sharc DSP的SAR信号处理系统✴

宋玉霞，甘峰，陈娟

（中国西南电子技术研究所，成都610036）

基于VPX架构和第四代Sharc DSP的SAR信号处理系统✴

宋玉霞，甘峰，陈娟

（中国西南电子技术研究所，成都610036）

给出了一种基于VPX架构和ADSP-21469的合成孔径雷达（SAR）实时信号处理机的设计与实现。处理机分别采用基于FPGA的交换机和各Lane接收缓冲再同步技术解决板内外数据交换和多Lane Serial RapidI／O同步难点，实现了实时宽带雷达回波中频采样变换和SAR成像处理。测试表明，该信号处理机比相同处理能力的传统处理机至少减少40 W功耗，并具有高达1 Gbyte／s的I／O吞吐力。

合成孔径雷达；信号处理；中频采样；数字正交变换；功耗

1 引言

合成孔径雷达（Synthetic Aperture Radar，SAR）是一种通过载体平台的运动来模拟大孔径天线获得方位高分辨力的雷达。由于需采用孔径时间内多个脉冲的回波进行二维压缩获得距离和方位向高分辨力，SAR雷达对信号处理的处理能力和I／O吞吐力提出了很高的要求。

传统雷达信号处理系统常采用并行总线进行构建，这些总线包括PCI、CPCI、VME。由于并行线间的相位偏差难以控制在很小范围，传统共享并行总线逐渐成为高分辨SAR信号处理系统性能提高的瓶颈。而高速串行总线技术由于采用了时钟打包、时钟恢复以及信号的预加重和均衡处理技术，成功解决了数据线和时钟线间的Skew和Jitter问题［1］，将单对串行线的传输率提高到10 Gbit／s。

过去近10年，高性能雷达信号处理系统的处理器常采用Analog公司（ADI）的TigerSharc或Freescale（飞思卡尔）的PowerPC。但TigerSharc和PowerPC在拥有高处理能力的同时也具有很高的工作功耗，采用TigerSharc或PowerPC的处理系统往往面临能源和散热问题的困扰。

针对基于传统并行总线和TigerSharc或PowerPC的信号处理系统的不足，本文设计了一种全新的SAR信号处理系统。该系统基于VPX架构，模块间数据传输采用全双工4 Lane Serial RapidI／O实现；主处理器采用ADI新一代Sharc DSP ADSP-2146X，系统处理性能高、功耗低。

2 VPX与ADSP-2146X

VPX（即VITA 46）是包括VPX基本标准和PCI Express on VPX、Serial RapidIO on VPX等多种标准的集合，其主要优势为：IO数量巨增，可提供192个速度达5 Gbit／s的高速差分对；增强的供电能力，支持768 W／48 V；含3U和6U结构等。由于其同时具有更加坚固的机械结构和更强的冷却能力［2］，在一些苛刻的高传输需求领域有着诱人的前景。

ADI公司第四代Sharc处理器ADSP-21469的主要特点如下：支持高性能32 bit／40 bit浮点运算，内核工作频率高达450 MHz，处理能力达2.7 GFLOPS；片内FIR、IIR、FFT硬件加速器潜在提升了计算能力。

3 SAR信号处理系统设计

SAR信号处理系统结构如图1所示。该系统采用VPX架构，由3套完全相同的硬件电路板组成，每套板由1块中频采样变换XMC背板和1块3U成像处理载板组成。每块XMC背板和载板间物理接口遵循VITA42.0规范并按VITA42.2设置高速Serial RapidI／O数据通信接口，3套板间物理电气结构遵循VITA46.0并按VITA46.3 Serial RapidI／O设置高速Serial RapidI／O数据通信接口。

图1 SAR信号处理系统结构图Fig.1 Structure of SAR signal processor

中频采样变换板主要由2片ADS5474、1片XC5VSX95和2片SDRAM（每片容量256 Mbyte）组成。ADC转换后的数字回波信号由XC5VSX95完成数字正交解调后送入SDRAM进行缓存。XC5VSX95提供8对高速串行差分数据链路Rocket I／O实现与载板通信，每对差分链路数据传输速率为2.5 Gbit／s。

成像处理板结构图见图2，板内共5个DSP节点，每节点包含1片ADSP-21469和128 Mbyte DDR2 SDRAM，单板峰值运算能力13.5 GFLOPS，ADSP-21469与DDR2间数据传输率900 Mbyte／s；每片DSP的2个Linkport口均接到板内FPGA（XC5VSX95）中，共提供1.66 Gbyte／s带宽。节点间通过连接到FPGA的Linkport口实现分布式互连。每片XC5VSX95采用其32对高速串行差分数据链路实现4组4 Lane高速串行链路，其中1组与本板XMC进行通信，另3组用于板间通信。

图2 成像处理板结构图Fig.2 Structure of carrier board

系统采用无交换槽Full-Mesh互连方式，如图1所示。图1中各连接对均为4 Lane Serial Rapid I／O，各Lane峰值带宽可达3.125 Gbit／s；各连接对间RD接TD，TD接RD，LaneX接LaneX。Full-Mesh拓扑结构使系统中模块间能同时进行点对点信息交换，提高了数据传输效率；槽位间距20.32 mm。

4 算法和软件流程

系统在研制中完成了扫描SAR成像处理和单脉冲SAR处理。本文以扫描SAR成像处理为例进行说明。

（1）中频采样变换

本系统输入信号带宽为150 MHz，中心频率为560 MHz，根据带通采样定理，A／D采样频率选为320 MHz。直接由采样序列交替得到的是在时间上相差1个采样周期的信号正交分量和同相分量，需进行时域上插值或频域滤波并进行符号修正。本系统选择多相滤波进行正交变换，其处理流程如图3（a）所示。

图3 数字正交变换和SPECAN算法流程图Fig.3 Flowchar of digital quadrature transformation and SPECAN algorithm

（2）SPECAN成像算法

SAR成像处理选用SPECAN算法，其流程如图3（b）所示，其中多普勒中心估计采用时域相关法，即：

式中，v为平台速度，θ为目标视线和平台速度的夹角，fr为脉冲重复频率，λ为雷达信号波长，r表示方位脉冲采样序号。

距离徙动校正在频域进行，徙动因子为RMC（n，m）=

式中，m∈［0，M-1］为方位向采样点序号，n∈［0，N-1］为距离向采样点序号，a为平台加速度，fs为距离向采样率。

方位向相位初补偿采用惯导送来的径向加速度直接运算，采用最大对比度法估计出调频斜率＾fdr后，得到方位向dechirp信号：

5 关键技术

（1）任务分配和数据交换

系统平台采用多板多节点实现SAR成像处理，合理的任务分配和数据交换成为处理系统的关键环节。

系统采用多板多DSP并行处理方式实现实时处理。3块板分别完成第3×（k-1）+n（n=1，2，3；k=1，2，3，…）个孔径的成像处理，由和支路处理板完成板间数据分配。每板接收到各自子孔径数据时，将第5×（k-1）+n（n=1，2，3，4，5；k=1，2，…，204）帧数据（每帧对应1个相参处理间隔的8 192点复数）送到第n个DSP节点进行距离向处理；距离向处理完成后DSP间需进行5次数据交换完成数据矩阵转秩。

所有数据交换采用FPGA中设计的交换机实现。交换机设计如下：首先给每个需进行数据交换的节点分配ID号和两个用于接收和发送数据缓冲的双口RAM，每节点有若干离散线用于控制交换机。当节点间需发送数据时，发送端首先发出目的节点ID号，然后发出发数申请，交换机检测到发数申请后，根据ID号检测目的节点状态，如接收口空闲，即可通过目的节点离散线向目的节点发起接收申请，目的节点响应申请，即可进行本次数据交换。

（2）多Lane Serial RapidI／O同步

中频采样变换后的数字基带信号通过XMC槽位上的Rocket I／O接口实现。由于峰值数据率约800 Mbyte／s，需采用4 Lane Rocket I／O同时传输才能满足要求。串行差分对间的同步问题成为必须解决的关键问题。

系统采用发送端数据对齐打包、并串转换后通过串行链路发送；接收端分别采用从各Lane数据中恢复出来的时钟接收数据并存入FIFO，然后再同时送入下级处理，从而成功解决了单元间数据传输同步问题，获得10 Gbit／s比特率，有效数据率达1 Gbyte／s的单元间数据传输带宽。

6 系统性能

经测试：本信号处理系统A／D有效位数均不低于10 bit（输入信号频率580 MHz，采样率320 MHz）；每路DDC变换后I、Q两路基带信号相位不平衡度小于0.01°、幅度不平衡度小于0.01 dB。

本信号处理系统采用SAR目标模拟器产生的SAR模拟回波数据进行了SAR成像处理，单板对1个子孔径成像结果如图4（a）所示，相同的模拟回波数据采用Matlab成像结果如图4（b）所示。单板完成1个子孔径扫描SAR成像处理耗时仅226.3 ms。

系统总工作功耗56 W，而同等处理能力的TS201信号处理系统功耗至少大于100 W。

图4 从信号处理机获得的SAR图像和采用Matlab处理获得的SAR图像Fig.4 SAR imaging from processor and Matlab processing

7 结束语

本文设计的信号处理系统实现了宽带雷达中频信号采样变换和SPECAN算法成像处理，已应用到某雷达系统中。本系统功耗低且采用高速串行总线实现模块间数据传输，解决了传统基于CPCI和TS201（或PowerPC）的信号处理系统I／O吞吐力瓶颈和高功耗问题。其中频采样板和信号处理板不仅性能强大，且分别采用XMC和VPX标准设计，硬件具有兼容性，整机具有扩展性。

［1］郑东卫，陈矛，罗丁力.VPX总线的技术规范及应用［J］.火控雷达技术，2009，38（4）：73-77.

ZHENG Dong-wei，CHEN Mao，LUO Ding-li.Technical Specifications of the VPX Bus and Its Application［J］.Fire Control Radar Technology，2009，38（4）：73-77.（in Chinese）

［2］张天林，张思敏.CPCI-E与VPX总线标准的比较分析［J］.工业控制计算机，2009，22（7）：1-5.

ZHANG Tian-lin，ZHANG Si-min.Analysis of CPCI-E Comparing with VPX Bus Technology［J］.Industrial Control Computer，2009，22（7）：1-5.（in Chinese）

SONG Yu-xia was born in Jiajiang，Sichuan Province，in 1973.She received the M.S.degree in 2004.She is now a senior engineer.Her research direction is radar signal processing.

Email：syxhappy＠yahoo.com.cn

甘峰（1984—），男，江西奉新人，2009年获硕士学位，现为工程师，主要研究方向为雷达信号处理；

GAN Feng was born in Fengxin，Jiangxi Province，in 1984.He received the M.S.degree in 2009.He is now an engineer.His research direction is radar signal processing.

陈娟（1984—），女，湖北石首人，2008年获硕士学位，现为工程师，主要研究方向为雷达信号处理。

CHEN Juan was born in Shishou，Hubei Province，in 1984.She received the M.S.degree in 2008.She is now an engineer.Her research direction is radar signal processing.

SAR Signal Processing System Based on VPX and Generation-IV Sharc DSP

SONG Yu-xia，GAN Feng，CHEN Juan

（Southwest China Institute of Electronic Technology，Chengdu 610036，China）

The design and realization of a real-time SAR（Synthetic Aperture Radar）signal processing system based on VPX and ADSP-21469 is given.Data transfer inside the system is resolved by switch built in FPGA and the synchronization of multi-lane Serial RapidI／O is resolved by synchronization after each lane receives and caches data.The real time orthogonal transformation and SAR processing for wide-band IF signal returned to radar is realized.Tests show that the power consumption of the system is decreased by 40W compared with traditional signal processing system，further more，the system attains 1Gbyte／s I／O throughput rate.

SAR；signal processing；IF sampling；digital orthogonal transformation；power consumption

TN957；TN911.7

：A

10.3969／j.issn.1001-893x.2012.06.013

宋玉霞（1973—），女，四川夹江人，2004年获硕士学位，现为高级工程师，主要研究方向为雷达信号处理；

1001-893X（2012）06-0898-04

2011-11-14；

2012-04-06