赛灵思面向未来十年的“All Programmable”设计套件Vivado震撼登场

日前，全球可编程平台领导厂商赛灵思公司（Xilinx,Inc.(NASDAQ:XLNX)）全球公开发布以IP及系统为中心的新一代颠覆性设计环境Vivado设计套件，致力于在未来十年加速“All Programmable”器件的设计生产力。Vivado不仅能加速可编程逻辑和IO的设计速度，而且还可提高可编程系统的集成度和实现速度，让器件能够集成3D堆叠硅片互联技术、ARM处理系统、模拟混合信号(AMS)和绝大大部分半导体IP核。Vivado设计套件突破了可编程系统集成度和实现速度两方面的重大瓶颈，将设计生产力提高到同类竞争开发环境的4倍。

Vivado设计环境

Vivado设计套件包括高度集成的设计环境和新一代系统到IC级别的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。这也是一个基于AMBA AXI4互联规范、IP-XACT IP封装元数据、工具命令语言(TCL)、Synopsys系统约束(SDC)等有助于根据客户需求量身定制设计流程并符合业界标准的开放式环境。赛灵思构建的Vivado工具将各类可编程技术结合在一起，可扩展实现多达1亿个等效ASIC门的设计。

为了解决集成的瓶颈问题，Vivado IDE采用了用于快速综合和验证C语言算法IP的ESL设计、实现重用的标准算法和RTL IP封装技术、标准IP封装和各类系统构建块的系统集成、可将仿真速度提高3倍的模块和系统验证功能，以及可将性能提升百倍以上的硬件协同仿真功能。

为了解决实现的瓶颈，Vivado工具采用层次化器件编辑器和布局规划器、速度提升 了3～15倍且为SystemVerilog提供业界领先支持的逻辑综合工具、速度提升 了4倍且确定性更高的布局布线引擎、以及通过分析技术可最小化时序、线长、路由拥堵等多个变量的“成本”函数。此外，增量式流程能让工程变更通知单(ECO)的任何修改只需对设计的一小部分进行重新实现就能快速处理，同时确保性能不受影响。最后，Vivado工具通过利用最新共享的可扩展数据模型，能够估算设计流程各个阶段的功耗、时序和占用面积，从而达到预先分析，进而优化自动化时钟门等集成功能。

(Xilinx公司供稿)