一种高清视频同步分离器的设计

宁 静

(广东商学院 经济与管理实验教学中心ERP重点实验室，广东 广州 510320)

图1 错误输出的额外脉冲

随着社会经济水平的快速发展和多媒体通讯技术的快速进步，高清视频产品已经走进人们的生活，并衍生出很多应用，如视频会议、视频监控、应急调度、远程培训、远程协作等，它们极大地改善了通讯品质，带来更大的方便与更高的效率[1].

但是，在规模应用的时候，高清视频转发的速度和图像延时变大，造成延时过大而影响视频通讯[2].现在不少高清视频视频信号，为节约连接线都内嵌了同步信号，典型的是高清分量信号(Component Video)、VGA SoG信号等.在高清信号的接收端处理信号时，都存在一个把内嵌的数字同步信号从模拟信号中提取的问题.目前实现同步信号分离功能的芯片如LMH1251，通常无法正确分离1 080 p高清视频同步信号，要加入整形纠正电路.这是因为在一个正确的水平同步(HSYNC)脉冲输出以后，立刻错误地输出一个甚至更多额外的脉冲.

对于在高帧速率下的1 080p/60 Hz之类的高清视频信号，很多芯片能在输入三级同步信号(tri-level sync for YPbPr video)之后立即输出活动视频图像[3].同步信号之后立即出现的活动视频会串扰到同步分离器的时序窗口，导致在正确的HSYNC脉冲之后再次触发一个甚至更多额外的脉冲输出，如图1.这些额外的脉冲同步信号可能会出现在好几条水平扫描线上，会导致输出的视频图像跳动.不同的芯片产品在不同的的视频模式下输出额外脉冲的现象时多时少[4].

图2 LMH1251的传统修正电路

图3 SN74HC741真值表

图4 高清视频同步分离器

1 传统修正电路的问题

美国国家半导体公司(National)对LMH1251撰写了应用文档《应用LMH1251支持高达60Hz的1080p信号》[5-6〗.National推荐电路如图2所示.

这类传统电路虽然可以修正1 080 p同步信号，但是会存在使输出同步信号比原始信号滞后时间较长的问题.导致输出延迟时间长的原因是两级同步整形电路是串连连接.例如SN74HC74是较为常见的D触发器(DFF)，其CLK到Q的tpd在4.5 V供电时最大值为44 ns[7].而上述电路使用了两级DFF，因此最极端的情况下，有效输出波形延迟时间为44 ns+44 ns=88 ns.

使用高速度的芯片或者更换高速CPLD都可以实现降低输出延迟，但是这样会导致电路成本增高[8].本文通过设计一种新的高清视频同步分离器，把同步信号的修正方式从串行工作方式改为并行工作方式，就可以在不增加成本的条件下使电路延迟降低大约50%.

2 高清视频同步分离器原理

要实现把同步信号的修正方式从串行工作方式改为并行，要求整形电路的两个模块并发工作，因此输出模块的输入条件取决于输入信号和参考模块.SN74HC74没有提供输入使能端(DE)这类扩展输入引脚.而使用CPLD一类可编程芯片是比较容易的，因为CPLD基本逻辑单元内置的DFF都有DE之类的功能引脚，但是这样做的成本太高.因此，改进型电路要选择其他输入引脚更丰富的芯片.常见的另一类芯片就是JK触发器(JKFF)，典型的是SN74HC109.

高清视频同步分离器分为两个功能模块：消除干扰模块实现消除抖动，短脉冲输出模块则实现输出较短宽度的同步信号.

图5 经过高清视频同步分离器第一JK触发器和第二JK触发器的波形

图6 高清视频同步分离器的矫正波形

3 实验结果

图6是测试波形，其中：

1)波形一(黄色)代表示波器CH1通道连接整形电路输入端，同步分离后额外的错误脉冲；

3) 波形三(红色)代表示波器D0通道连接到整形电路的输出，是经过改进型电路后的矫正波形.

可以看出电路输出实现了同步信号的有效整形.由于输出信号的UA的输入断2CLK直接连接到输入端，因此这个电路信号从输入到输出由于只经过一个触发器，因此在不增加成本的情况下比传统电路获得了更低的延时.

4 结论

由于本实用新型的视频信号处理装置的同步信号整形电路的工作方式为为第一JK触发器UA和第二JK触发器UB并行工作方式，即处理后的有效同步信号相对于处理前的同步信号的滞后时间为同步信号通过一个JK触发器的时间，并且，可以根据需要调节消除同步脉冲信号抖动的时间和输出同步脉冲的高电平的时间.

本电路与传统的同步信号整形电路类似的是，均使用了两个模块实现最终波形整形；但是对输入信号而言，信号经过的路径是有区别的：传统电路的“消除干扰模块”与“短脉冲输出模块”是串接工作的，而本高清视频同步分离器是并行工作的，输入信号会同时进入两个模块，而在经过一个“短脉冲输出模块”后输出.

与传统的同步信号整形电路相比，输入信号会依次通过传统电路的两个DFF处理模块，因而延时较长；而本文的高清视频同步分离器使用了输入引脚更丰富的JKFF，因此输入信号会并行进入两个JKFF模块，两个模块同时并发处理输入信号，因此具有以下优点：在使用同档次芯片的情况下，输出延迟时间大约缩短为传统电路的50%.如果只要求实现相同的延迟时间，可以使用延迟时间更长的廉价芯片，因此产品成本更低.

参考文献:

[1]王维东，姚庆栋，虞露.高清晰度电视芯片中视频和音频同步的异步实现[J].红外与激光工程，2002，31(1):72-76.

[2]赵强，罗嵘.用于HDTV视频解码器的高性能SDRAM控制器[J].电子与信息学报，2007，29(6):1332-1337.

[3]National Semiconductor．LMH1251 YPbPr to RGBHV Converter and 2:1 Video Switch[EB/OL].http://www.national.com，2008-07-01.

[4]汪斌，姚庆栋.面向HDTV应用的音频解码软硬件协同设计[J].电子与信息学报，2004，26(7):1082-1087.

[5]National Semiconductor. Supporting 1080p up to 60hz with the LMH1251[EB/OL].http://www.national.com，2006-06-06.

[6]杨伟建，姚庆栋.基于RISC核的HDTV系统层解码设计[J].信号处理，2001，17(3):258-263.

[7]TexasInstrument.SN74HC74 Dual D-type Positive-edge-triggered Flip-Flops with Clear and preset[EB/OL].http://www.ti.com,2003-07-21.

[8]杨伟建.面向HDTV信源集成解码芯片的软硬件协同设计研究[D].杭州：浙江大学，2001:1082-1087.