遥感相机科学数据光传输测试系统研究

2010-09-18王晓东曲洪丰

长春理工大学学报（自然科学版） 2010年4期

王晓东，曲洪丰

（中国科学院长春光学精密机械与物理研究所，长春 130033）

随着航天遥感相机向着高速、高分辨、宽覆盖的方向发展，科学数据的数据量急剧增加，对科学数据传输技术要求越来越高。光传输具有通信容量大、传输距离长、抗电磁干扰及噪声干扰性强、环境适应性强、重量轻、安全、易敷设、保密性强和寿命长等优点［1，2］，这些优点使光传输非常适合于空间应用。为突破传统系统传输海量数据的技术瓶颈，现在越来越多遥感相机都将光纤作为传输介质，以实现海量科学数据高速、可靠、稳定的传输。为了在研制过程中，对采用光传输技术的遥感相机进行地面检测，本文开发了一种遥感相机科学数据光传输测试系统，对相关的测试技术进行研究。

1 测试系统的组成与工作原理

测试系统主要由光电转换模块、串行/解串模块、FPGA控制模块、Cameralink接口模块、科学数据采集模块等5个模块组成。原理框图如图1所示。

图1 测试系统的原理框图Fig.1 Principle diagram of testing system

光收发模块通过其输入光纤接口接收光纤科学数据信号，并将光信号转换为串行的 LVDS电信号。串行/解串器TLK2711A将高速串行信号转换为并行信号发送给FPGA。FPGA通过RS232通讯模块接收PC机的命令，对系统进行控制和数据解码，并将系统当前的状态返回给PC机。FPGA对输入的16位并行数据进行格式转化，输出符合 Cameralink协议规范的28位并行图像数据和1位时钟信号，Cameralink接口单元将接收的28位数据和1位像素时钟信号分别转换成4路 LVDS数据及1路LVDS时钟信号，通过Cameralink线缆传输给Cameralink接口的图像采集卡CL160，CL160最后实现图像的采集和存储。

图1中发送单元主要功能为系统自测试。FPGA将自测试数据源发送到串行/解串器TLK2711A中转换为串行的LVDS信号，再通过光电转换模块实现电光转换，输出自测试数据源到光纤上。

2 测试系统的功能实现

2.1 RS-232接口模块

RS-232接口芯片采用MAXIM公司的MAX3-232CPE，实现 R S-232总线电平与 L VTTL电平的转换。此收发器具有专用低压差发送器输出级，利用双电荷泵可在3.0V～5.5V电源电压下工作，实现真正的RS-232性能，芯片外围器件仅需四个0.1F的外部电容。MAX3232CPE具有2路接收器和2路驱动器，可以在120kbps数据速率下保持RS-232输出电平［3］。

2.2 光电转换模块

光电转换模块主要实现光电转换和电光转换功能，设计选用的器件是住友公司的光收发模块SCM6428，模块可传输155Mbps～2.5Gbps的信号，满足设计要求。其发送模块和接收模块原理框图如图2和图3所示［4］：发送模块实现串行LVDS电信号到光信号的转换，接收模块实现光信号到串行LVDS信号的转换。

图2 SCM6428发送模块原理框图Fig.2 Principle diagram of SCM6428's transmitter module

图3 SCM6428接收模块原理框图Fig.3 Principle diagram of sCM6428's receiver module

2.3 串行/解串器模块

串行/解串器模块实现 1.6～ 2.5Gbps的串行LVDS信号与16位并行信号的相互转换。设计选用TLK2711A实现此功能。TLK2711A是TI公司推出的1.6Gpbs～2.7Gbps高速串行/解串器，主要完成数据的高速并串和串并转化功能，适用于超高速双向点对点数据传输系统。主要包括如下功能模块：串并转换单元、并串转换单元、时钟合成与恢复单元、8B/10B编码/解码单元、comma检测功能单元、伪随机序列发生和验证单元以及锁相环等［5］。

2.4 FPGA控制模块

FPGA是整个系统的控制核心，内部功能模块如图4所示。

1.串行/解串控制模块主要控制TLK2711A工作实现串行LVDS信号和并行信号的相互转换；

2.自测试模块产生自测数据源；

3.Cameralink接口控制模块是将接收到的TLK2711A解码后的 16位并行数据转换为符合Cameralink接口标准的28位并行图像数据和1位像素时钟信号。

图4 FPGA内部功能模块Fig.4 Function diagram of FPGA

2.5 Cameralink接口模块

CameraLink协议是一个工业高速串口数据和连接标准，是由摄像头供应商和其它图像采集公司在2000年10月联合推出的，目的是简化图像采集接口，方便高速图像传感器和采集系统的连接。采用这种标准后，使得数字摄像机的数据接口输出采用较少的线数，连接电缆更容易制造，更具有通用性，而且也使得数据的传输距离比普通的传输方式更远。其最主要的特点是采用了LVDS(Low Voltage Differential Signaling)技术，使相机的数据传输速率大大地提高，并且使数据在传输过程中不易受到干扰［6］。现在大多数数字相机和图像采集卡都采用CameraLink接口，本设计中所用的图像采集卡CL160就采用了此接口。

根据CameraLink协议，数据接口电路如图5所示。数据发送端采用DS90CR287芯片，将28位数据和1位像素时钟信号分别转换成4路LVDS数据及1路LVDS时钟信号，连接器选用3M公司Cameralink标准连接器MDR-26。

图5 数据Cameralink接口电路Fig.5 Cameralink interface circuit of data

2.6 图像采集模块

图像采集模块采用IOIndustries公司标准Cameralink接口的DVR Express CL160图像采集卡，通过Cameralink电缆与前端系统相连。此图像采集卡既可以实现实时显示，又可以配合SCSI硬盘实现大容量存储。CL160图像采集卡可以将从 Cameralink接口获得的图像数据分成两路进行传输。其中一路图像数据不经过 PCI总线而直接存入与 DVR Express CL160连接的SCSI硬盘，记录时不会出现丢帧现象；另一路可以通过应用程序将数据采集到主机内存中，进行实时的显示和处理。

3 系统自测试

在本测试系统应用之前，首先要进行测试系统本身各项性能指标的检测。系统自测试是将图1中光收发模块的发送端和接收端用光纤连接起来进行各项指标的测试。测试包括：眼图测试、CRC校验和系统测试。

欲测试眼图、CRC等指标，必须利用FPGA产生数据源，即自测试图形。为了能正确反应系统正常工作时的性能指标，要求FPGA产生的自测试图形必须足够复杂，此处的复杂是指其输出数据不断'0'和'1'跳变。为此，设计的自测试图形如图6所示，图像分为4段图像，每段图像长和宽均为512个像素，图像为从左到右、从上到小灰度值渐变的单元格，其中每段图像左上角的单元格灰度值为0，右下角的灰度值为1022。

图6 自检图形Fig.6 Self-tested image

3.1 眼图测试

眼图测试是高速串行信号物理层测试的一个重要项目。它是由多个比特的波形叠加后的图形，从眼图中可以看到：数字信号1电平、0电平信号是否存在过冲、振铃、抖动大小、眼图的信噪比、上升下降时间是否对称(占空比)，眼图反映了大数据量时的信号质量，可以最直观地描述高速数字信号的质量与性能［7］。本文采用安捷伦的数字通讯分析仪86100C进行眼图测试，此分析仪可通过光纤和LVDS信号的眼图来测试高速光纤和LVDS信号质量。眼图测试结果如图7和图8所示，图1中光收发模块输出的光纤信号眼图测试波形如图7所示，光收发模块与串化解串器之间的LVDS信号眼图测试波形如图8所示。

图7 光输出信号眼图测试波形Fig.7 Eye diagram waveform of optical signal

图8 高速LVDS信号眼图测试波形Fig.8 Eye diagram waveform of high speed LVDS signal

测试中主要关注光传输信号眼图的消光比和抖动指标，高速LVDS信号的眼高和抖动指标，它们能综合反应光传输信号和高速LVDS信号的质量。

（1）消光比

消光比ER(Extinction Ratio)为光收发模块发射逻辑“1”时的平均光功率和发送逻辑“0”时的平均光功率之比。一般用对数表示，如式（1）所示：

对一个线性衰减的系统，消光比应该是一个常数，消光比越高，传输系统对外部噪声的抗敏感度越高，鲁棒性越好。根据光收发模块 SCM6428手册可知，要求接收光信号消光比大于8.2dB，由图7可知，光纤输出信号的消光比最小值为11.29dB，满足要求。

（2）抖动

信号在‘0’与‘1’跳变中，由于传输路径中外部的干扰，造成每次跳变的位置不一致，在眼图的叠加下，就会显现出如同信号抖动的特性。图7和图8测试的是总抖动。根据 TLK2711A手册，TLK2711A作为接收机时，要求差分电压信号抖动小于 0.3UI，UI（the time interval of one serialized bit）为数据输出一个码元的时间。系统数据传输速率为1.6Gbps，则UI计算如式2所示：

所以，要求系统的抖动小于0.3UI=187.5ps。由图7可知，光信号抖动最大值为162.29ps，经过光收发模块变为串行的高速LVDS信号的抖动由图8可知为173.96ps，满足要求。

（3）眼高

眼高是指眼图张开的高度，代表高速LVDS信号电压幅度峰峰值。眼高越高，信号质量越好，眼高低于接收机终端的要求时，信号将无法识别。TLK2711A可识别 LVDS信号电压的峰峰值为200mV到1600mV。由图8可知眼高为1.35V，满足要求。

3.2 循环冗余校验

循环冗余校验CRC(Cyclic Redundancy Check)是一种重要的线性分组码，编码和解码方法简单，检错和纠错能力强，在通信领域广泛地用于实现差错控制。CRC校验的基本思想是利用线性编码理论，在发送端根据要传送的k位二进制码序列，以一定的规则产生一个校验用的监督码(即 CRC码)r位，并附在信息后边，构成一个新的二进制码序列数共(k+r)位，最后发送出去。在接收端，则根据信息码和 CRC码之间所遵循的规则进行检验，以确定传送中是否出错［8］。

在图1中，将光收发模块的发送端和接收端用光纤连接起来进行自测试。由FPGA产生如图6所示的自测试图形并加入 CRC校验，经过发送链路通过光纤发送出去，进入光收发模块接收端进入接收链路，再通过TLK2711A将串行数据转换为并行数据发送给FPGA，再经Cameralink接口进入图像采集卡进行存储和显示，从而完成对整个发送链路和接收链路的一个综合测试。测试结果：接收到的图像如图6所示，CRC校验错误数为0。